《{企业组织设计}计算机组织与系统结构第4章》由会员分享，可在线阅读，更多相关《{企业组织设计}计算机组织与系统结构第4章（93页珍藏版）》请在金锄头文库上搜索。
1、计算机组织与结构,北华航天工业学院 荆淑霞 曲凤娟 制作,第4章 计算机的存储系统,学习要点： 存储器的基本知识和工作原理 主存储器与CPU的连接方法 速缓冲存储器工作原理与实现方法 虚拟存储器的工作原理与实现方法,第4章 计算机的存储系统,4.1 存储器概述,4.2 半导体存储器,4.3 主存储器与CPU的连接,4.4 双端口存储器和并行存储器,4.5 高速缓冲存储器,4.6 虚拟存储器,退出,4.7 辅助存储器,4.8 磁盘阵列（RAID）技术,4.9 闪速存储器,4.1 存储器概述,4.1.1 存储器的作用,4.1.2 存储器分类,退出,4.1.3 存储器的层次结构,4.1.1 存储器的
2、作用,现代计算机都是以存储器为中心的计算机结构，图4-1给出了计算机硬件结构框图。从中可以看出存储器处于全机的中心地位。,（1）存储程序和数据 计算机在存储程序的控制下进行工作，程序在运行之前存放在存储器中，运行中需要的数据也存放在存储器中。,存储器的作用可以概括如下,（2）输入/输出设备可以通过DAM方式与存储器直接交换数据 现代计算机可以配置的外部设备越来越多，数据传送速度不断加快，并且多数采用直接存储器存取（DMA）方式和输入输出和通道技术，这些输入输出设备与存储器直接交换数据而不通过CPU。,（3）存放共享数据 共享存储器的多处理器计算机的出现，使得可利用存储器来存放共享数据，并实现各
3、处理器之间的通信，更加强了存储器作为整个计算机系统中心的作用。,4.1.2 存储器的分类,（1）只读存储器ROM：ROM中所存储的内容是固定不变的，即只能读出不能写入。ROM一般用来存放微机的系统管理程序、监控程序等。 （2）随机存取存储器RAM：RAM中的任意一个存储单元都可被随机读写，且存取时间与存储单元的物理位置无关，读写速度较快。RAM主要用来存放输入、输出数据及中间结果并与外存储器交换信息。,1、按存取方式 分类,4.1.2 存储器的分类,（3）顺序存取存储器（SAM）：SAM只能按照某种次序存取，即存取时间与存储单元的物理位置有关。由于按顺序读写的特点以及工作速度较慢，常用作外存存
4、储器，例如磁带就是一种典型的顺序存储器。 （4）直接存取存储器（DAM）：DAM在存取数据时不必对存储介质做完整的顺序搜索而可以直接存取。例如磁盘和光盘都是典型的直接存取存储器，磁盘的逻辑扇区在每个磁道内顺序排列，邻近磁道紧接排列，读取磁盘中某扇区的内容时先要寻道定位，然后在磁道内顺序找到相应扇区。,1、按存取方式 分类,4.1.2 存储器的分类,（5）相联存储器 这是一个随机存取类的存储器，它允许对存储单元中的某些指定位进行检查比较，看是否与特定的样式相匹配，而且能在整个存储器的各个单元中同时进行查找。因此，可以按指定内容找到其所在的位置及其他相关内容，每个存储位置有自己的寻址机制，检索时间
5、是固定的，而与所存放位置无关。例如，有的高速缓存采用相联存取方式。,1、按存取方式 分类,4.1.2 存储器的分类,（1）用半导体器件做成的存储器称为半导体存储器，按制造工艺可把半导体存储器分为双极型、CMOS型、HMOS型等类别。 （2）用磁性材料做成的存储器称为磁表面存储器，如磁盘存储器和磁带存储器等。 （3）用光学材料做成的存储器称为光表面存储器，如光盘存储器。,2、按存储介质分类,3、按作用分类,（2）主存储器：用来存放当前正在运行的程序和数据，位于主机内部。CPU通过指令可以直接访问主存储器。现代微机大多采用半导体存储器。,（3）辅助存储器：用来存储CPU当前操作暂时用不到的程序或数
6、据，位于主机外部，CPU不能直接用指令对外存储器进行读写操作。辅助存储器主要有磁带、磁盘和光盘等。,（1）高速缓冲存储器Cache：是计算机系统中的一个高速小容量的存储器，位于CPU和内存之间。高速缓存主要由高速静态RAM组成。,4、按信息的可保护性分类,根据存储器信息的可保存性可将存储器分为 易失性存储器和非易失性存储器。 断电后信息将消失的存储器为易失性存储器，如半导体介质的RAM。断电后仍保持信息的存储器为非易失性存储器，如半导体介质的ROM、磁盘、光盘存储器等。,4.1.3 存储器的层次结构,为了解决容量、速度和价格之间的矛盾，出现了多层次的存储系统，即把各种不同存储容量，不同存取速度
7、的存储器，按一定的体系结构组织起来，使所存放的程序和数据按层次分布在各存储器中，形成个统整体的存储系统。这个存储系统主要由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统，可以分为两个层次，其中高速缓冲存储器和主存之间称为Cache主存层次，主存和辅存称为主存辅存层次。三级存储系统的实现使得存取速度接近于Cache水平，存储容量非常大，整个价格也比较合理。,1、Cache主存层次,CPU和主存之间的速度大约相差一个数量级，这样就造成CPU有时为了等待主存送来的数据而处于空闲状态，造成资源浪费。为此，在CPU和主存之间设置了高速缓冲存储器。由于程序局部性，当访问某一个单元时，下一个时间段最
8、大的可能是访问它相近的单元。因此CPU将这个单元所在块事先从主存中调入Cache中，当CPU需要这些程序和数据时，就直接去Cache中读取，这样将大大提高存取速度。Cache和主存借助于辅助硬件构成一个整体.结构如图所示。,2、主存辅存层次,辅助存储器是主存的补充，用来存放暂时不用的程序和数据，当需要时，再调到主存中去。主存辅存层次通过附加的硬件及存储管理软件来控制，主存辅存形成一个整体，称之为虚拟存储器。虚拟空间可以比实际空间大得多，例如目前有些计算机的地址线可达36位，虚拟空间就是64GB，远比实际主存容量大。结构如图所示。,4. 2 半导体存储器,4.2.1 半导体存储器的性能指标及分类
9、方法,4.2.2 随机存取存储器,4.2.3 DRAM的刷新,退出,4.2.4 只读存储器,（1）存储容量：是指存储器可以存储的二进制信息总量。目前使用的存储容量达MB（兆字节）、GB（千兆字节）、TB（兆兆字节）或更大的存储空间。存储容量通常以字节（Byte）为单位来表示，各层次之间的换算关系为： 1KB=210B=1024B；1MB=220B=1024KB； 1GB=230B=1024MB；1TB=240B=1024GB,4.2.1 存储器的性能指标和分类方法,（2）存取速度：存储器的存取速度可以用存取时间和存取周期来衡量。 （1）存取时间：是指完成一次存储器读/写操作所需要的时间，故又称
10、读写时间。具体是指从存储器接收到寻址地址开始，到取出或存入数据为止所需要的时间。 （2）存取周期：是连续进行读/写操作的所需的最小时间间隔。,1、半导体存储器性能指标,（3）可靠性：可靠性是存储器对电磁场及温度等变化的抗干扰性。半导体存储器由于采用大规模集成电路结构，因此可靠性高，平均无故障时间为几千小时以上。,4.2.1 存储器的性能指标和分类方法,（4）功耗：功耗指每个存储单元所消耗的功率,单位为W/单元，也有用每块芯片总功率来表示功率，单位为mW/芯片。,1、半导体存储器性能指标,（5）价格：存储器的价格也是人们比较关心的指标。一般来说，主存储器的价格较高，辅助存储器的价格较低。 存储器
11、总价格正比于存储容量，反比于存取速度。速度较快的存储器，其价格也较高，容量也不可能太大。因此，容量、速度、价格三个指标之间是相互制约的。,按器件原理来分，有双极型存储器和MOS型存储器；按存取方式来分，有随机存取存储器RAM（Read Only Memory）和只读存储器ROM（Read Only Memory）；按存储原理来分，有静态存储器（SRAM）和动态存储器（DRAM）；按信息传送方式来分，有并行（字长的所有位同时存取）存储器和串行（一位一位存取）存储器。近年来由Intel公司推出一种被称为闪速存储器（flash memory）的新型半导体存储器。,2半导体存储器的分类,4.2.2 随
12、机存取存储器,SRAM和DRAM的存储原理不同，位电路的实现方法也不同。,1、位电路,（1）SRAM的位电路 如右图所示。,T1、T2为工作管，T3、T4分别为Tl、T2的负载管，由T1、T2、T3、T4构成的双稳态触发器，可以存储一位二进制信息0或1。,该基本存储电路的工作过程是：当该存储基元被选中时，行地址选择线为高电平，门控管T5、T6导通，触发器与I/O线（位线）接通，即A点与I/O线接通，B点与接通。,写入时：写入数据信号从I/O线和线进入。若要写入“1”，则使I/O线为1（高电平），为0（低电平），它们通过T5、T6管与A、B点相连，即A1，B0，从而使T1截止，T2导通。而当写入
13、信号和地址译码信号消失后，T5、T6截止，该状态仍能保持。,读出时：当要对写入内容进行读出时也要先通过地址译码使行选择线为高电平，于是T5、T6导通。A点的状态被送到I/O线上，B点的状态被送到线上，这样，就读取了原来存储的信息。信息读出以后，原来存储内容仍然保持不变，所以，这种读出是一种非破坏性读出。,4.2.2 随机存取存储器,1、位电路,（1）DRAM的位电路 如右图所示。,在动态RAM中，存储信息的基本电路可以采用四管电路、三管电路和单管电路。,由图可见，动态RAM是依靠电容C存储电荷或不存储电荷这两个状态来记忆信息“1”和“0”的。当电容C存储有电荷时，为逻辑“1”，没有电荷时，为逻
14、辑“0”。 没有读写操作时，行选线处于低电平，MOS管T截止，电容C与外电路断开，不能进行充、放电，将保持原状态不变。,在进行读操作时，根据行地址译码，使某一条行选择线为高电平，于是使本行上所有的基本存储电路中的管子T导通，使连在每一列上的刷新放大器读取对应存储电容上的电压值。刷新放大器将此电压值转换为对应的逻辑电平“0”或“1”，又重写到存储电容上，而列地址译码产生列选择信号，所选中那一列的基本存储电路才受到驱动，从而可读取信息。 。,在进行写操作时，行选择信号为“1时，选中了该行，电容上信息送到刷新放大器上，刷新放大器又对这些电容立即进行重写。由于刷新时，列选择信号总为“0”，因此电容上信
15、息不可能被送到数据总线上。,2、存储单元,一个基本位电路要工作时需要行选择信号和列选择信号同时有效。若将几个基本位电路同时选中，每个位电路分别和数据总线相连，则这几个基本位电路就构成了一个存储单元。这种存储单元可以为4位可8位。,3、存储器结构,利用基本存储电路排成阵列，再加上地址译码电路和读写控制电路就可以构成读写存储器。为了选中某一个单元，往往利用矩阵式排列的地址译码电路。例如lK单元的内存，需10根地址线，其中5根用于行译码，另5根用于列译码，译码后在芯片内部排列成32条行选择线和32条列选择线，这样可选中1024个存储单元中的任何一个。而每一个单元的基本存储电路个数与数据线位数相同。
16、一个半导体存储器芯片一般由地址译码器、存储矩阵、控制逻辑和输入输出控制电路等部分组成。如右图所示。,3、存储器结构,（1）存储矩阵 存储体是能够存储二进制信息的基本存储单元的集合。为了便于信息的读写，这些基本的存储单元配置成一定的阵列并进行编址，所以也称存储体为存储矩阵。,（2）译码电路 存储体中每个具有唯一地址的单元可存储一位或多位二进制数据。所以芯片的存储容量可以理解为芯片的存储单元数与每个单元存储位数之积。 为了区分存储矩阵中的每一个单元，必须对CPU送来的地址信号进行译码。存储矩阵中基本存储电路的编址方式有两种：单译码与双译码。,单译码,双译码,3、存储器结构,（3）读写控制逻辑 存储芯片的读写控制，以RAM芯片的情况最为典型。该类芯片具有两个控制端，一般用OE（输出允许）和WE（写允许）来表示。当芯片被选中时，OE被用来控制读的操作。有效时，允许芯片将寻址单元内的数据输出。该控制端一般与系统的读控制线MEMR（或RD）相连；WE被用来控制写的操作
