《第五章 金属-氧化物-半导体场效应晶体管概念深入课件》由会员分享，可在线阅读，更多相关《第五章 金属-氧化物-半导体场效应晶体管概念深入课件（39页珍藏版）》请在金锄头文库上搜索。
1、微电子器件基础,第五章 金属-氧化物-半导体场效应晶体管概念深入,引言,MOSFET的非理想效应改变理想特性。 本章将讨论的一些非理想效应包括亚阈值电导，沟道长度调制，沟道迁移率的变化以及载流子速度饱和。,5.1.1 亚阈值电导,在理想电流电压关系中，当栅源电压小于或等于阈值电压时漏电流为零。而在实验中，当VGSVT时，ID并不为零。下图是已经推导出的理想特性与实验结果之间的对比示意图。VGSVT时的漏电流称为亚阈值电流。,5.1.1 亚阈值电导,下图分别为当施加一个较小的漏电压时，累积、弱反型以及开启模式下沿沟道长度方向上表面势的示意图。p型体区假设为零电势点。图b和c为累积和弱反型的情形。
2、在n源区和沟道区之间存在一个势垒，为了能够产生沟道电流，电子必须克服这个势垒。通过与pn结中的势垒相比较，可以得出，沟道电流是VGS的指数函数。在图d中所示的反型模式中，势垒非常小以至于使函数不再是指数函数，这是因为此时的pn结更像欧姆接触。,5.1.2 沟道长度调制,当MOSFET偏置在饱和区时，漏端的耗尽区横向延伸而进入沟道，从而减小了有效沟道长度。因为耗尽区宽度与偏置有关，所以有效沟道长度也与偏置有关，且受漏源电压调制。下图中显示出的是n沟MOSFET的这种沟道长度调制效应。,5.1.3 迁移率变化,在理想IV关系的推导中，我们假设了迁移率是常数。然而，这个假设必须由于两个原因而更改。第
3、一个要考虑的因素是迁移率随着栅压的改变。第二个原因是随着载流子接近饱和速度这个极限有效载流子迁移率将减小。 如图（a）中的n沟道器件所示，反型层电荷是由于垂直电场而产生的。正栅压在反型层电子上产生一股力量将之推向半导体表面。随着电子穿过沟道移向漏端，它们将被表面吸引，但是随后将由于本地库仑力而被排斥。如图(b) 所示，这个效应称为表面散射。表面散射效应降低了迁移率。如果在氧化层半导体界面附近存在正的固定氧化层电荷，那么由于附加库仑的相互作用，迁移率将进一步降低。,5.1.3 迁移率变化,5.1.4 速度饱和,在长沟MOSFET的分析中，我们假设迁移率是常数，这意味着随着电场的增大漂移速度将无限
4、地增加。在这种理想情况下，载流子速度会一直增加，直到达到理想的电流。然而，我们可以看到在增大电场时载流子速度会出现饱和。速度饱和在短沟道器件中尤其重要，因为相应的水平电场通常是很大的。 下图所示为漏电流与漏源电压的函数关系在迁移率为常数时和在迁移率依赖于电场时的对比情况。从依赖于电场的迁移率曲线中可以看到，ID(sat)的值变小了，而且它近似地线形依赖于VGS。,5.1.5 弹道输运,弹道输运是指载流子以比平均漂移速度或饱和速度更快的速度行进，这个效应会产生一些高速器件。弹道输运会发生在亚微米（L1m）器件中。随着MOSFET技术的进一步发展，沟道长度将接近0.1m，弹道输运现象将会变得更加重
5、要。,5.2 按比例缩小理论,MOSFET的频率响应会随着沟道长度的减小而增大。在过去的二十年里，CMOS技术的发展使得沟道长度越来越小。0.25m到0.13m的沟道长度是当今的标准。一个必须考虑的问题是随着沟道长度的缩小，器件的其它参数将如何改变。,5.2.1 恒定电场按比例缩小,恒定电场按比例缩小是指器件尺寸和电压等比例的缩小，而电场（水平和垂直）保持不变。为了确保按比例缩小后器件的可靠性，器件中的电场不能增大。 下表总结了器件的按比例缩小原理及其对电路参数的影响。,5.2.2 阈值电压第一近似,在恒定电场按比例缩小中，器件的电压按照比例因子k减小。那么阈值电压看起来也应该按照同样的比例因
6、子减小。对于均匀掺杂的衬底，阈值电压可以写为：,前两项分别为器件材料参数的函数，不按比例缩小，只是很小程度地依赖于掺杂浓度。最后一项近似正比于，所以阈值电压不直接按照比例因子k变化。,5.3 阈电压的修正,当器件尺寸缩小时，一些附加效应会对阈值电压产生影响。沟道长度的减小会增大MOSFET的跨导以及频率响应，沟道宽度的减小会增大集成电路的集成度。沟道长度和沟道宽度同时减小或其一减小都将影响阈值电压。,5.3.1 短沟道效应,对理想MOSFET，我们利用电荷中和的概念推导出阈值电压，电荷中和是指金属氧化物反型层和半导体空间电荷区中的电荷总和为零。我们还将假设栅面积与半导体有效面积相同。使用这个假
7、设，我们仅考虑等价表面电荷密度，忽略由于源漏空间电荷进入有效沟道区而造成的任何影响阈值电压的因素。,5.3.1 短沟道效应,随着漏极电压的增大，n沟MOSFET的阈值电压减小。阈值电压与沟道长度的关系图如下图，此图分别绘出了两个漏源电压和两个体源电压时的曲线。,5.3.2 窄沟道效应,如图所示为处于反型的n沟MOSFET沿沟道宽度方向上的剖面图。电流垂直于沟道宽度通过反型层电荷。从图中可以看到，在沟道宽度的两侧存在一个附加的空间电荷区。这些附加的电荷受栅压控制，但是并没有出现在理想阈值电压关系的推导中。因此，阈值电压的表达式必须进行修正，使之含有附加电荷。,5.3.2 窄沟道效应,阈值电压与沟
8、道宽度的函数关系图（实线是理论值；点为实验值）,5.4 附加电学特性,在关于半导体物理和器件的介绍性书籍中，有关MOSFET的大量知识都没有包含进去。然而，这里将涉及两个附加的内容：即击穿电压和通过离子注入调节阈值电压。,5.5.1 击穿电压,栅氧化层击穿：假设氧化层是理想绝缘体。如果氧化层中的电场变得足够大，击穿就会发生，这将导致器件的崩溃。在二氧化硅中，击穿时的电场为6106V/cm左右。此击穿场强比硅中的大，但是栅氧化层还是很薄。当氧化层厚度为500A时，大约30伏特的栅压可以造成击穿。但是，通常因数的安全边界值为3，因此，tox500A时的最大安全栅压为10伏特。因为在氧化层中可能存在
9、缺陷，从而降低击穿场强，所以安全的边界值是必要的。除了在功率器件和极薄氧化层器件中，氧化层击穿通常不是很重要的问题。,5.5.1 击穿电压,沟道雪崩击穿 漏极附近的空间电荷区离化可以造成雪崩击穿。我们考虑第八章中讲述的pn结雪崩击穿。在理想单边pn结中，击穿主要是pn结低掺杂区的掺杂浓度的函数。对于MOSFET，低掺杂区对应于半导体衬底。例如，如果一p型衬底掺杂浓度为Na31016cm3，那么对于缓变结击穿电压大约为25伏特。然而，n漏极可能是一个相当浅的扩散区并发生弯曲。耗尽区的电场在弯曲处有集中的趋向，从而降低了击穿电压，如下图所示。,5.5.1 击穿电压,5.5.1 击穿电压,寄生晶体管
10、击穿 另一种击穿机制为如下所示的S形击穿曲线。这种击穿是由于二级效应而产生的，可以通过图12.23加以解释。图12.23a中的n沟增强型MOSFET的几何图形表明了源极和衬底接地。n（源）p（衬底）n（漏）结构形成了一个寄生双极晶体管。其等效电路示于图12.23b。,5.5.1 击穿电压,准隧穿效应 隧穿是指这样的情形，漏衬底空间电荷区完全经过沟道区延展到源衬底空间电荷区。此时，源、漏之间的势垒完全消失，可能存在较大的漏电流。,5.5.2 轻掺杂漏晶体管,结击穿电压是最大电场强度的函数。随着沟道长度的变小，偏置电压可能不会相应地按比例缩小，因此结电场会变大。当电场变大时，近雪崩击穿和近隧穿效应
11、会变得更加严重。此外，器件的几何图形按比例缩小后，寄生双极器件的影响更大，从而使击穿效应增强。,5.5.2 轻掺杂漏晶体管,一种抑制击穿效应的方法是改变漏极的掺杂剖面。轻掺杂漏（LDD）设计及其掺杂剖面示于图a中，传统的MOSFET及其掺杂剖面示于图b作为对比。通过引入轻掺杂漏，空间电荷区中电场的峰值减小了，击穿效应被降到最小。漏极的电场峰值是半导体掺杂浓度和n漏区弯曲程度的函数。,5.5.3 通过离子注入进行阈值调整,有许多的因素，诸如固定氧化层电荷、金属半导体功函数差、栅氧化层厚度以及半导体掺杂浓度都可以影响阈值电压。尽管对各种不同的应用来说所得的阈值电压不一定满足条件，所有的这些参数都可
12、以在特定的设计和工艺中被确定下来。可以通过离子注入来调整氧化层半导体表面附近的衬底掺杂浓度，从而得到满意的阈值电压。另外，离子注入不仅可以用来掺杂沟道区，它还被广泛地应用于器件的制造过程中，是一种标准的工艺；例如，它可以被用于形成晶体管的源区和漏区。,改变掺杂浓度从而改变阈值电压，准确地说就是控制注入到氧化层表面附近的半导体中的施主或受主的数目。当MOS器件偏置在耗尽模式或反型模式且注入掺杂原子位于空间电荷区中时，离化的掺杂电荷添加到最大空间电荷密度中，这样就控制了阈值电压。将受主注入到p或n型衬底中会使得阈值电压变得更正，而注入施主将使得阈值电压变得更负,5.5 辐射和热电子发射,氧化层电荷
13、和界面态的另一个来源是热电子效应。工作在雪崩击穿附近的MOSFET漏极附近的电子可能有比热平衡时大得多的能量值。这些热电子有足够的能量以穿透氧化层半导体壁垒。,5.5.1 辐射引入的氧化层电荷,半导体或氧化层材料上偶尔遇到的Gamma射线或x射线，可以使价带中的电子发生相互作用。偶遇的辐射光子可以给价带电子足够的能量，从而将电子拉至导带；同时一个空态或空穴在价带产生。这个过程产生了电子空穴对。产生的新的电子和空穴可以在电场的作用下在半导体材料中移动。,5.5.1 辐射引入的氧化层电荷,下图所示为p型衬底正栅压的MOS器件能带图。二氧化硅的禁带宽度大约为9eV。此图形象地说明了在氧化层中由于离化
14、辐射引起的电子空穴对。辐射引入的电子被推向栅极，辐射引入的空穴被推向衬底。现在已经发现氧化层中产生的电子有着很大的迁移率，其值大约在20 cm2/V-s数量级左右。当高场强时，氧化层中的电子速度也会在107cm/s时饱和，在典型的栅氧化层厚度下，电子的迁移时间的数量级为1ps。当正栅压时，大量的辐射引入电子从栅极流出；因此，通常这些电子对MOS器件的辐射响应并不起主要作用。,5.5.1 辐射引入的氧化层电荷,当空穴到达硅二氧化硅界面时，其中的一部分被陷阱俘获，另一部分流入硅中。由于这些被俘获的空穴，辐射引入的净正电荷位于氧化层的陷阱内。这些被俘获的电荷很长时间地存在陷阱中，可以长达数月或数年之
15、久。正如我们所看到的，正氧化层电荷会引起阈值电压向负方向偏移。 空穴陷阱密度在1012到1013cm2范围内，依赖于氧化层和器件的工艺。通常，这些陷阱存在于Si-SiO2界面附近大约50A的区域。空穴陷阱通常和硅缺陷有关，这些硅缺陷在SiO2结构中存在氧空位。氧空位存在于Si-SiO2界面附近的“多硅”区域。 由于阈值电压或平带电压的偏移是陷阱电荷数量的函数，电压偏移是氧化层所加电压的函数。,5.5.2 辐射引入的界面态,我们已经讨论了界面态对MOS电容器CV特性以及对MOSFET特性的影响。n沟MOS器件界面态中的净电荷在达到阈值反型点时是负的。这些负电荷会使阈值电压向正的方向偏移，这同由于
16、正氧化层电荷导致的偏移方向相反。另外，由于界面态可以被充电，会和反型电荷有一定的库仑作用，这意味着反型载流子迁移率是界面态密度的函数。因此，界面态对阈值电压和载流子迁移率都有影响。 当MOS器件被离化辐射后，在Si-SiO2界面处产生附加的界面态。辐射引入的界面态在禁带的下半部分表现为施主态，在上半部分表现为受主态。,5.5.2 辐射引入的界面态,我们讨论亚阈值电导时曾经讲过，ID和VGS函数曲线中在亚阈值区处的斜率是界面态密度的函数。下图为不同总的离化剂量下的亚阈值电流。图中斜率的变化说明了界面态密度随总剂量而增大。,5.5.2 辐射引入的界面态,Si-SiO2界面辐射引入界面态的生成过程强烈依赖于器件的工艺。铝栅MOSFET中界面态的生成要小于多晶硅栅器件所生成的界面态。这个区别主要是因为两种工艺之间的差别而非器件固有的区别。氢气对于辐射引入的界面态的生成显得比较重要，因为氢气在界面处可以使得硅键悬浮，从而减小了界面态的预辐射密度。然而，被氢气钝化的器件更容易生成界面态。界面处的硅氢键可能会被辐射过程所损坏，从而留下悬浮的硅键，表现为界面态陷阱。这些界面处的陷阱已经从电子自
