《{PLD可编程逻辑器件}7存储器复杂可编程逻辑器和现场可编程门阵列》由会员分享，可在线阅读，更多相关《{PLD可编程逻辑器件}7存储器复杂可编程逻辑器和现场可编程门阵列（65页珍藏版）》请在金锄头文库上搜索。
1、,7.1 只读存储器,7.2 随机存取存储器,7.3 复杂可编程逻辑器件,*7.4 现场可编程门阵列,*7.5 用EDA技术和可编程器件的设计例题,7 存储器、复杂可编程逻辑器和现场可编程门阵列,掌握半导体存储器字、位、存储容量、地址、等基本概念。 掌握RAM、ROM的工作原理及典型应用。 了解存储器的存储单元的组成及工作原理。 了解CPLD、FPGA的结构及实现逻辑功能的编程原理。,教学基本要求,存储器的定义,半导体存储器能存放大量二值信息的半导体器件。,存储器的主要性能指标：,取快速度存储时间短,存储数据量大存储容量大,存储容量（M)：存储二值信息的总量。,字数：字的总量。字数=2n，（n
2、为存储器外部地址线的线数。）,字长（位数）：表示一个多位二进制码信息称为一个字，字的位数称为字长。,M字数位数,地址：为了区别各个不同的字，给每个字赋予一个编 号，称为地址。,访问速度：Mbp,存储器,RAM (Random-Access Memory),ROM (Read-Only Memory),RAM(随机存取存储器): 在运行状态可以随时进行读或写操作。 存储的数据必须有电源供应才能保存, 一旦掉电, 数据全部丢失。,ROM(只读存储器)：在正常工作状态只能读出信息。 断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。,固定ROM,可编程ROM,PROM,EPROM,E2PRO
3、M,存储器的分类,7.1 只读存储器,7.1.1 ROM的 定义与基本结构,7.1.2 两维译码,7.1.3 可编程ROM,7.1.4 集成电路ROM,7.1.5 ROM的读操作与时序图,7.1.6 ROM的应用举例,只读存储器，正常工作时内容只能读出，不能随时写入，所以称为只读存储器。(Read-Only Memory),ROM的分类,按写入情况划分,固定ROM,可编程ROM,PROM,EPROM,E2PROM,按存储单元中器件划分,二极管ROM,三极管ROM,MOS管ROM,7.1 .1 ROM的 定义与基本结构,存储矩阵,7.1.1 ROM的定义与基本结构,地址译码器,存储矩阵,输出控制
4、电路,ROM主要由地址译码器、存储矩阵和输出控制电路三部分组成。,1）ROM结构示意图,存储 矩阵,位线,字线,输出控制电路,M=44,地址译码器,字线与位线的交点都是一个 存储单元。交点处有二极管 相当存1，无二极管相当存0,当OE=1时输出为高阻状态,字线,存储 矩阵,位线,字线与位线的交点都是一个存储单元。 交点处有MOS管相当存0，无MOS管相当存1。,7.1.2 二维译码,该存储器的容量=?,由MOS 管组成的ROM,1,7.1.3 可编程ROM,PROM：由带金属熔丝的二极管组成,若将熔丝烧断，该单元则变成“0”。显然，一旦烧断后不能再恢复。 故PROM 中的内容只能写一次。,出厂
5、时，内容全为1，利用专用编程工具，将某些熔丝烧断来改写存储内容。,E2PROM：由隧道MOS管组成的，可用电擦出,7.1.3 可编程ROM,EPROM：由叠栅SIMOS管组成的，芯片外有透明的石英板盖，利用紫外线照射可以擦出全部的内容。,快闪存储器（Flash Memory ）：读出操作与普通ROM相同，但写操作是按照Block进行，先擦出再写入。,闪速存储单元不像E2PROM那样一次只能擦除一个字，而是可以用一个信号，在几毫秒内擦除一大区段。,7.1.4 集成电路EPROM,AT27C010，,128K8位ROM,Vpp：是数据写入时的编程电压（编程写入时，Vpp=13V）,Vcc：是读操作
6、时的工作电压,工 作 模 式,7.1.5 ROM的读操作与时序图,（2）加入有效的片选信号,（3）使输出使能信号 有效，经过一定延时后，有效数据出现在数据线上；,（4）让片选信号 或输出使能信号 无效，经过一定延时后数据线呈高阻态，本次读出结束。,（1）欲读取单元的地址加到存储器的地址输入端；,（1） 用于存储固定的专用程序：如计算机的BIOS程序 （基本的输入输出系统，现在计算机的BIOS程序一般都是用的E2PROM）,（2） 利用ROM可实现查表或码制变换等功能,查表功能 查某个角度的三角函数 （sin、cos等）,把角度作为地址输入，其对应的函数值作为存放在该地址内的数据，这称为 “造表
7、”。使用时，根据输入的地址(角度)，就可在输出端得到所需的函数值，这就称为“查表”。,码制变换 把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容即可。,7.1.6 ROM的应用举例,用ROM实现二进制码与格雷码相互转换的电路,C=A4,I3 I2 I1 I0=A3A2A1A0,O3O2O1O0=D3D2D1D0,用ROM实现二进制码与格雷码相互转换的电路,（3） ROM 在波形发生器中的应用,7.2 随机存取存储器（RAM）,7.2.1 静态随机存取存储器(SRAM),7.2.2 同步静态随机存取存储器（SSRAM）,7.2.4 存储器容量的扩展,7.2.3 动态随机存取存储器
8、,7.2 随机存取存储器（RAM）,7.2.1 静态随机存取存储器(SRAM),1 SRAM 的基本结构,高阻,输入,输出,输出呈高阻状态,SRAM 的工作模式,2. RAM存储单元,静态SRAM(Static RAM),双稳态存储单元电路,来自列地址译码器的输出,来自行地址译码器的输出,2. RAM存储单元,静态SRAM(Static RAM),T5、T6导通,T7 、T8均导通,Xi =1,Yj =1,触发器的输出与数据线接通，该单元通过数据线读取数据。,触发器与位线接通,静态RAM特点是：只要不断电，数据就永久保存,3. SRAM的读写操作及时序图,读操作时序图,3. SRAM的写操作及
9、时序图,写操作时序图,7.2.2 同步静态随机存取存储器（SSRAM）,SSRAM是一种高速RAM。与SRAM不同, SSRAM的读写操作是在时钟脉冲节拍控制下完成的。,寄存地址线上的地址,寄存要写入的数据,ADV=0:普通模式读写 ADV=1:丛发模式读写,寄存各种使能控制信号，生成最终的内部读写控制信号；,2位二进制计数器, 处理A1A0,ADV=0:普通模式读写,片 选 无 效,普通模式读写模式:在每个时钟有效沿锁存输入信号,在一个时钟周期内,由内部电路完成数据的读(写)操作。,ADV=1:丛发模式读写,丛发模式读写模式：在有新地址输入后,自动产生后续地址进行读写操作,地址总线让出,在由
10、SSRAM构成的计算机系统中，由于在时钟有效沿到来时，地址、数据、控制等信号被锁存到SSRAM内部的寄存器中，因此读写过程的延时等待均在时钟作用下，由SSRAM内部控制完成。此时，系统中的微处理器在读写SSRAM的同时，可以处理其他任务，从而提高了整个系统的工作速度。,SSRAM的使用特点：,两种特殊类型的SRAM,1、动态存储单元及基本操作原理,T,存储单元,写操作:X=1 =0,T导通，电容器C与位线B连通,输入缓冲器被选通，数据DI经缓冲器和位线写入存储单元,如果DI为1，则向电容器充电，C存1;反之电容器放电,C存0 。,7.2.3 动态随机存取存储器,读操作:X=1 =1,T导通，电
11、容器C与位线B连通,输出缓冲器/灵敏放大器被选通，C中存储的数据通过位线和缓冲器输出,每次读出后，必须及时对读出单元刷新，即此时刷新控制R也为高电平，则读出的数据又经刷新缓冲器和位线对电容器C进行刷新。,2、DRAM的操作时序,7.2.4 存储器容量的扩展,位扩展可以利用芯片的并联方式实现。,1. 字长（位数）的扩展-用4K4位的芯片组成4K16位的存储系统。,7.2.4 RAM存储容量的扩展,2. 字数的扩展用用8K8位的芯片组成32K8位的存储系统。,芯片数=4,系统地址线数=15,系统:A0 A14,A13 A14?,芯片:A0 A12,32K8位存储器系统的地址分配表,字数的扩展可以利
12、用外加译码器控制存储器芯片的片选输入端来实现。,7.3 复杂可编程逻辑器件(CPLD),7.3.1 CPLD的结构,7.3.2 CPLD编程简介,PLD的结构、表示方法及分类,与门 阵列,或门 阵列,乘积项,和项,PLD主体,输入 电路,输入信号,互补 输入,输出 电路,输出函数,反馈输入信号,可由或阵列直接输出，构成组合输出； 通过寄存器输出，构成时序方式输出。,1、PLD的基本结构,2、PLD的逻辑符号表示方法,(1) 连接的方式,(2)基本门电路的表示方式,F1=ABC,与门,或门,A,B,C,1,L,D,F1=A+B+C+D,三态输出缓冲器,输出恒等于0的与门,输出为1的与门,输入缓冲
13、器,(2)基本门电路的表示方式,3、PLD的分类,按集成密度划分为,按结构特点划分,基于与或阵列结构的器件阵列型 PROM,EEPROM PAL,GAL(简单PLD) CPLD复杂可编程器件 基于门阵列结构的器件单元型 FPGA现场可编程门阵列,PLD中的三种与、或阵列,与阵列、或阵列 均可编程(PLA),与阵列固定，或阵 列可编程(PROM),与阵列可编程，或 阵列固定(PAL和 GAL等),按阵列型中的与、或阵列是否编程分将其细分为三种,按编程工艺分类,熔丝或反熔丝编程器件Actel公司的FPGA器件 体积小、集成度高、速度高、易加密、抗干扰、耐高温 只能一次编程，在设计初期阶段不灵活 A
14、ctel推出用Flash编程保存数据的FPGA SRAM大多数公司的FPGA 可反复编程，实现系统功能的动态重构 每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序 EEPROM大多数CPLD器件 可反复编程 不用每次上电重新下载，但相对速度慢，功耗大,大的PLD生产厂家,复杂可编程逻辑器件(CPLD),与PAL、GAL相比，CPLD的集成度更高，有更多的输入端、乘积项和更多的宏单元；,每个块之间可以使用可编程内部连线(或者称为可编程的开关矩阵)实现相互连接。,CPLD器件内部含有多个逻辑块，每个逻辑块都相当于一个GAL器件;,7.3.1 CPLD的结构,更多乘积项、更多宏单元、更多
15、的输入信号。,7.3.1 CPLD的结构,通用的CPLD器件逻辑块的结构,Xilnx XG500: 90个36变量的乘积项,宏单元36个,Altera MAX7000:80个36变量的乘积项,宏单元16个,可编程内部连线,可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块与I/O块之间以及全局信号到逻辑块和I/O块之间的连接。,连线区的可编程连接一般由E2CMOS管实现。,当E2CMOS管被编程为导通时，纵线和横线连通；未被编程为截止时，两线则不通。,I/O单元是CPLD外部封装引脚和内部逻辑间的接口。每个I/O单元对应一个封装引脚，对I/O单元编程，可将引脚定义为输入、输出和双向功能。,I
16、/O单元,数据选择器提供OE号。 OE=1, I/O引脚为输出,CPLD的设计步骤,7.3.2 CPLD编程简介,自动错误定位（语法或违背逻辑设计原则），综合和优化（逻辑化简，层次化展开为平面化），映射（实现小块的逻辑块），布局布线等,7.3.2 CPLD编程简介,编程过程（Download或Configure）：将编程数据写入这些单元的过程。,用户在开发软件中输入设计及要求。,检查、分析和优化。完成对电路的划分、布局和布线,编程的实现：由可编程器件的开发软件自动生成的。,生成编程数据文件,写入CPLD,计算机根据用户编写的源程序运行开发系统软件，产生相应的编程数据和编程命令，通过五线编程电缆接口与CPLD连接。,将电缆接到计算机的并行口，通过编程软件发出编程命令，将编程数据文件（*JED）中的数据转换成串行数据送入芯片。,编程条件,（1）专用编程电缆；（2）微机；（2）CPL
