《{工程设计管理}工程设计PPT40页)》由会员分享，可在线阅读，更多相关《{工程设计管理}工程设计PPT40页)（40页珍藏版）》请在金锄头文库上搜索。
1、工程设计,赵攀,在本章中，结合前面所学的理论，举例说明实际的模拟集成电路设计与数模混合集成电路设计的特点。 首先具体设计了一款运算放大器，指出了多级运算放大器设计的指标与结构之间的关系以及运算放大器的设计思路。 然后设计了一款10位30Msps的模数转换器，以此说明模数混合集成电路的设计思路。,1.运算放大器设计,1.1放大器结构的确定,1.由于单级CMOS放大器的电压增益通常为2060dB，根据所提出的设计指标，其增益要求不下于85dB，因此至少需要二级放大器级联。 2.由于要求该放大器驱动大电容负载（60pF），并实现缓冲放大，所以采用源级跟随器作为输出级，以避免负载对前一级增益的影响。
2、由以上两点可以初定运算放大器为三级级联结构。 由于该运算放大器要求共模输入范围大，即第一级的共模输入范围较大。而根据前面所学，共模输入与增益是一对矛盾体，故该级的放大器增益不是很高，所以第一级的增益设计为3040dB。 由于输出级设计为源级跟随器，其增益为1，为了实现总的增益要求，第二级的增益要达到6070dB。 另外，为了实现缓冲放大，使放大器能稳定工作，在电路中采用RC补偿，并为了实现片内补偿的要求，利用密勒补偿的方法，以减小补偿电容和电阻值。,3.具体电路形式 假定所采用的为N阱CMOS工艺 （1）输入级的确定 由于采用的是N阱CMOS工艺，则采用PMOS管作为差分输入对管就可避免其衬底
3、偏置效应。 （2）中间级的确定 为了满足系统增益要求，第二级采用共源共栅放大器。 （3）输出级的确定 为了提高驱动能力，输出级采用共源电路并以PMOS管作为输入管，以避免衬底 偏置效应，但由于电平位移的作用使输出幅度下降。另外，由于输出级电流较大，需要采用独立的偏置电路。 （4）补偿方式的确定 在本设计中采用RC补偿方式，并且电阻R由NMOS管组成。,由以上要求可以确定运算放大器如图18.1所示,1.2选择工艺参数,1.3各级放大器参数的初步考虑,2.验证共模范围是否满足设计要求，此时应假定放大器的输入信号应为共模电压。 3.验证放大器的增益是否满足设计要求， 此时放大器的输入信号应为差模信号
4、。,2.主增益级的设计,3.输出级的设计,4.偏置电路的设计,5.频率补偿设计,2.模数转换器ADC的设计,1目标与设计流程 1.1工程目标 设计一个采样速度为30Msps，而分辨率为10BIT的模数转换器。具体指标如下： 采样频率：30Msps 分辨率：10位 功耗：150mW 单端或全差分模拟输入，输入信号的最大峰-峰值为2V 工作电压：5V 3V或5V逻辑输出,1.2 ADC设计流程,2.电路结构,2.电路总体结构的确定 采用上面的所示的结构后，根据系统结构、其A/D的其他功能及性能要求，所设计的芯片总的结构框图如下：,3.电路设计,2.运算放大器的设计 在采样保持电路中，其关键模块是运
5、算放大器，经过系统分析与仿真，提出了运算放大器的具体要求： 该运算放大器的增益大于70dB 功耗小于20mW 输出电压的最大摆幅为3V 由于所设计的运算放大器运用于10位高速PIPELINE A/D转换 器的采样电路中，要求其具有良好的线性和很高的速度，并 且是单电源工作，但普通的单级CMOS运算放大器的增益都 不能满足要求，所以在设计中选用伸缩式级联结构高速高增 益全差分运放，其主体电路如图所示：,4.编码缓冲纠错输出模块 （1）编码 而根据1.5位FLASH A/D的输出码只有00、01、10三种形式，因此必须经过一定的编码来实现,由上表及卡诺图可以设计出如下的电路图 2.第9级的编码电路,同理我们可以得到第9级的电路原理框图,Thank you !,
