《快速开关超结MOSFET的驱动和布局设计》由会员分享，可在线阅读，更多相关《快速开关超结MOSFET的驱动和布局设计（13页珍藏版）》请在金锄头文库上搜索。
1、 2013 飞兆半导体公司 Rev. 1.0.1 11/26/14 ANAN- -90059005 快速开关超结快速开关超结 MOSFET MOSFET 的驱动和布局设计的驱动和布局设计 摘要摘要 功率 MOSFET 技术继续朝着更高单元密度和低导通电阻 发展。然而，由于导通电阻的大小会随阻断电压的增大 而呈指数增长，因此使用传统平面 MOSFET 技术显著减 小导通电阻时就存在硅限制。克服硅限制的其中一个努 力是在高电压功率 MOSFET 中采用超级结技术。超级结 技术可同时显著降低导通电阻和寄生电容，而其通常存 在权衡取舍。由于寄生电容较小，这些超级结 MOSFET 具有极快的开关特性，从
2、而可以降低开关损耗。当然， 这种开关行为会产生 较大的dv/dt 和 di/dt ，dv/dt 和 di/dt 通过器件和印制电路板中的寄生元件影响开 关性能。开关行为还与系统的 EMI 性能有关。因此， 优化的设计对操作高速 MOSFET 非常重要。本应用指南 的目的是讨论与快速开关 MOSFET 开关性能有关的驱动 方法和布局要求。 简介简介 开关器件的功率损耗可以分为四部分： 导通损耗、开 关损耗、由漏电流产生的关断状态损耗，以及驱动损耗 。在采用高压开关器件的开关电源应用中，最后两部分 损耗可以忽略。可以通过最小导通电阻，降低导通损耗 。开关损耗取决于开关转换时段，在该时段，电流和电
3、压同时通过器件沟道。开关转换时段越短，开关功率损 耗就越低。为了实现快速开关，开关器件应该有极小的 寄生电容。因此，大量工作集中在改善导通电阻和电容 上。连续几代超级结 MOSFET 技术已显著减少了晶体管 特定的导通电阻 (RON,sp) 1-2。通过降低 R DS(ON)和栅极电 荷 (QG) 能够实现更小的裸片和更快的开关性能。然而 ，电压和电流的尖锐过渡导致高频噪音和辐射型 EMI。 为了降低噪音辐射，需要较高的寄生电容值。寄生电容 要求存在直接的冲突。根据最近的系统趋势，提高效率 是关键目标，而仅仅为了减少 EMI 而降低开关器件的 速度并不是最佳解决方案。本指南说明在设计快速开关
4、电源器件时，如何权衡这些考虑因素。 超级结超级结 MOSFET MOSFET 技术技术 通常认为 RDS(ON) x QG，即品质因数 (FOM) 是开关电源 (SMPS) MOSFET 最重要的单项性能指标。因此，已经开 发出数项提高 RDS(ON) x QG FOM 的新技术。10 年前，采 用电荷平衡理论的超级结器件就已引入到半导体行业， 为高电压功率 MOSDFET 市场设定了新基准 3图 1。显 示了平面型 MOSFET 和超级结 MOSFET 的垂直结构和电 场分布。平面型 MOSFET 的击穿电压取决于漂移层掺杂 度及其厚度。电场分布的斜率与漂移层掺杂度成正比。 因此，需要较厚且
5、轻掺杂的 EPI 来支持更高的击穿电 压。高压 MOSFET 的导通电阻主要来自漂移区。因此， 导通电阻随较厚且轻掺杂的漂移层呈指数增加，从而实 现较高的击穿电压，如图 2所示。 与传统平面技术的井状结构相比，超级结技术体中有较 深的P-型柱状结构。柱状结构可有效限制轻掺杂 epi 区域中的电场。由于采用这种P-型柱状结构，与传统平 面结构相比，N-型 EPI 的电阻显著减少，同时维持了 同等的击穿电压。因此，这种新技术打破了导通电阻方 面的硅限制，并且与传统平面工艺相比，实现了单位面 积的导通电阻仅为原来的1/3 4。众所周知，该技术还 提供独特的非线性寄生电容性能并能够减少开关功率损 耗。
6、 AN-9005 应用指南 2013 飞兆半导体公司 Rev. 1.0.1 11/26/14 2 图图 1. 平面型平面型 MOSFET（左）和超级结（左）和超级结 MOSFET（右）（右） 图图 2. 平面平面 MOSFET MOSFET 和超级结和超级结 MOSFET MOSFET 特定特定 R RDS(ON) DS(ON)与击穿电压曲线图与击穿电压曲线图 MOSFET MOSFET 中的功率损耗中的功率损耗 采用电荷平衡理论的超级结器件能够显著减少高电压 MOSFET 的导通电阻。由于导通损耗与导通电阻成正比 ，超级结器件如 SupreMOS在导通损耗方面具有很大的 优势。开关转换时段越
7、短，开关功率损耗就越低。由于 MOSFET 是单极器件，寄生电容是开关转换的唯一限制 因素。若要降低开关损耗，需要降低寄生电容。 5与标 准 MOSFET 技术相比，电荷平衡原理能够降低单位面积 的导通电阻，并能够在 RDS(on)相同时缩减芯片尺寸。如 图 3所示，与前一代相比，最新的超级结 MOSFET 输 入电容和米勒电容都显著降低。然而，输出电容曲线相 差不大。最新的超级结 MOSFET 仅表现出更高的非线性 程度。若要弄清楚输出电容与开关损耗之间的对应关系 ，一种可能的方法是评估输出电容的有效值。计算 MOSFET 输出电容中存储能量的方法是，在导通转换之 前对输出电容和漏源极电压（
8、即从零到漏源极之间的漏 源极电压）乘积作积分运算。所存储的能量在开关周期 每个导通时段通过 MOSFET 沟道分散。SuperFET II MOSFET 输出电容的存储能量，与前一代 SuperFET I MOSFET（用于典型开关电源大容量电容电压）类似的导 通电阻器件相比，减少了约 27%。输出电容中的存储能 量基准，如图 4 所示。 0.1110100 0 2000 4000 6000 8000 10000 Crss Ciss Coss Old SJ MOSFET_dash line Latest SJ MOSFET_solid line Capacitance pF VDS V 图图
9、3. SuperFETSuperFET I MOSFET I MOSFET 与与 SuperFETSuperFET II MOSFET II MOSFET 电容比较电容比较 0100200300400500600 0 3 6 9 12 15 Eoss uJ Drain source voltage, VdsV SuperFET II MOSFET SuperFET I MOSFET 图图 4. 输出电容中的存储能量输出电容中的存储能量 图 5显示超级结 MOSFET 和平面型 MOSFET 的电容。 超级结 MOSFET 的 CISS 基本保持不变，而超级结 MOSFET 的 CRSS和 CO
10、SS 表现出很强的非线性程度。CRSS 在约 10 V 漏源极电压处迅速降低。这些效应允许极快 的 dv/dt 和 di/dt。快速开关速度损耗能够降低开关 损耗，但也有负面效应，如增加了 EMI、栅极振荡和较 特定特定 Rdson mohm-cm2 - 0 5 1 1 2 2 3 3 4 4 5 5 6 0 10 20 30 40 50 60 70 击击穿穿电压电压 (V) QEq BVcp spRon c2 . , 5 . 29 10. 6,BVspRon cp = 20 um、Q = 平面型平面型 MOSFET 超超级结级结 MOSFET AN-9005 应用指南 2013 飞兆半导体公
11、司 Rev. 1.0.1 11/26/14 3 高的漏源极电压峰值。因此，控制最大开关速度对于获 取不带负面效应的超级结 MOSFET 极端性能来说非常重 要。 0.1110 100 1000 10000 Crss Coss Capacitance pF Vds V Ciss Planar MOSFET_dash line Super-junction MOSFET_Solid line 图图 5. 平面型平面型 MOSFET MOSFET 和超级结和超级结 MOSFET MOSFET 之间的电容比较之间的电容比较 电路参数对开关特性的影响电路参数对开关特性的影响 开关速度更快的功率 MOSF
12、ET 可以实现更高的功率转换 效率。但是，随着开关速度的提高，装置和电路板上的 寄生元件对开关特性的影响也随之加大。从而带来一些 副作用，比如出现电压/电流尖峰或 EMI 性能恶化。由 于功率 MOSFET 是栅极控制型器件，所以实现平衡的重 点在于优化栅极驱动电路。最大限度地减少印制电路板 上的寄生电感和电容同样重要。 栅极电阻的影响栅极电阻的影响 栅极驱动设计中的一个关键控制参数为外部串联栅极电 阻 (Rg)。这些栅极电阻能够抑制漏源极峰值电压并能 够防止功率 MOSFET 中导线电感和寄生电容产生的栅极 振荡。还能够在导通和关断期间减缓电压和电流上升速 度 (dv/dt) 和 (di/d
13、t)。然而，Rg 影响 MOSFET 中的 开关损耗。由于器件需要在目标应用中达到最高效率， 因此控制损耗非常重要。因此，从应用角度讲，选择优 化的 Rg非常重要。Rg 值过小会造成 MOSFET 开关关闭 时漏源极间的 dv/dt 过高，因此下限值就是为保证开 关的 dv/dt 符合数据表中的规格要求。Rg值过大会增 加损耗，并降低效率；因此选择的上限值应确保与超级 结 MOSFET 或竞争产品的前一版本有相似的开关损耗。 图图 6. 栅极电阻不同时对应栅极电阻不同时对应 MOSFETMOSFET的漏源极波形。的漏源极波形。 图 6 显示了不同栅极电阻下 MOSFET 的关断响应时间 。如果
14、用超级结 MOSFET 直接取代平面型 MOSFET 或其 他前一代功率 MOSFET，可降低开关损耗，但 dv/dt 会 增大。若要控制超级结 MOSFET，需要更大的 Rg。在这 种情况下，应该限制 Rg图 7的增大量，否则超级结 MOSFET 的开关损耗会增大。图 8 显示前一代超级结 MOSFET 的开关损耗， 显示新一代超级结 MOSFET 的开 关损耗。根据这些图，可以选择开关损耗类似或更少并 且 dv/dt 受控的 Rg。 010203040506070 50 60 70 80 90 100 110 120 Eon Id=9A, Vds=380V EonuJ Rg, Gate R
15、esistor ohm SuperFET TM SupreMOS TM 图图 7. 导通能量损耗导通能量损耗 (E(EONON) ) 与栅极电阻与栅极电阻 010203040506070 0 20 40 60 80 100 120 Eoff Id=9A, Vds=380V EoffuJ Rg, Gate Resistor ohm Previous generation SJ MOSFET New SJ MOSFET 图图 8. 关断能量损耗关断能量损耗 (E(EOFFOFF) ) 与栅极电阻与栅极电阻 AN-9005 应用指南 2013 飞兆半导体公司 Rev. 1.0.1 11/26/14
16、4 箝位二极管的影响箝位二极管的影响 MOSFET 的导通特性很大程度上受控于箝位感应开关上 续流二极管的反向恢复特性。在 Si 二极管突然反向偏 置时，大量尚未在耗尽层重组的存储电荷可能在阻断反 向电压前流入相反方向。SiC 肖特基二极管在开关过渡 过程中没有反向恢复电流，原因是不存在过多的少数载 流子。然而，却存在寄生结电容中的位移电流，可以忽 略不计。因此，采用 SiC 肖特基二极管和 Si 二极管 作为箝位二极管，因为瞬间行为中反向恢复特性的巨大 差别导致 MOSFET 开关损耗和 dv/dt 也有显著不同。 图 9 显示采用不同外部栅极电阻和不同的箝位二极管 时的导通开关损耗。与 Si 二极管相比，使用 SiC 肖 特基二极管时，dv/dt 较低，原因在于 SiC 具有较高 的结电容，如 图 10 所示。在漏极电流
