《第12章存储器及其接口讲课资料》由会员分享，可在线阅读，更多相关《第12章存储器及其接口讲课资料（151页珍藏版）》请在金锄头文库上搜索。
1、第12章 存储器及其接口,本章主要内容,（1）半导体存储器及其典型芯片 （2）存储器接口技术 （3）高速缓存（Cache）技术,12.1 存储器概述,12.1.1 存储器的分类 12.1.2 存储器的性能指标 计算机存储器的性能指标很多，例如存储容量、存取速度、存储器的可靠性、性能价格比、功耗等。 就功能和接口技术而言，最重要的性能指标是存储器的存储容量和存取速度。,1. 存储容量 存储容量是存储器可以容纳的二进制信息总量，即存储信息的总位数(bits)，也称存储器的位容量。 设存储器芯片的地址线和数据线位数分别是p和q，则该存储器芯片的编址单元总数为2p，该存储器芯片的位容量为2pq。,“存
2、储周期”(memory cycle)是连续启动两次独立的存储器操作所需的最小时间间隔。 由于存储器在完成读/写操作之后需要一段恢复时间，所以通常存储器的存储周期略大于存储器的存取时间。 如果CPU在小于存储周期的时间之内连续启动两次存储器访问，那么存取结果的正确性将不能得到保证。,12.1.3 存储系统的层次结构,单独用同一种类型的存储器很难同时满足容量大、速度快及价格低这三方面的要求。 为了发挥各种不同类型存储器的长处，避开其弱点，应把它们合理地组织起来，这就出现了存储系统层次结构的概念。 实际计算机系统中的存储器层次结构如图12.1所示。,图12.1 存储系统的层次结构,CPU,寄存器组,
3、高速缓存,(,Cache,),M,1,M,4,M,3,M,2,M,n,外存,1,外存,4,外存,3,外存,2,外存,m,虚存,(,virtual memory,),主存,外存,上述四级存储系统也可看成两个二级系统： 高速缓存主存； 主存外存。 这两个二级系统的基本功能和设计目标是不相同的，前者的主要目的是为提高CPU访问存储器的速度，而后者是为了弥补主存容量的不足。,12.1.4 内存储器的基本结构及其数据组织,1. 内存储器基本结构 计算机内存储器的基本结构及其与CPU的连接情况如图12.2所示，其中虚线框内为内存储器。该图中表示了内存储器与CPU之间的地址、数据以及控制信息的流动概况。,图
4、12.2 内存储器基本结构,CPU,时序 与 控制,MAR,地址译码器,读/写驱动器,MDR,存储体MB,存储单元,控制总线,N位数据总线,M位地址总线,2. 内存储器中的数据组织 在计算机系统中，作为一个整体一次读出或写入存储器的数据称为“存储字”。存储字的位数称为“字长”。 不同机器的字长有所不同，例如： 8位机(如8080/8085)的存储字是8位字长(即一个字节)； 16位机(如8086)的存储字是16位字长； 32位机(如80386、80486及Pentium等)的存储字是32位字长。,一个多字节的存储字在内存中的存放情况通常有两种不同的格式: 一种是如在Intel 80 x86系统
5、中那样。 一个多字节的存储字的地址是多个连续字节单元中最低端字节单元的地址，而此最低端存储单元中存放的是多字节存储字中最低字节。 例如，32位(4字节)的存储字11223344H在内存中的存放情况如图12.3(a)所示，该32位存储字的地址即是10000H。 这种数据存放格式有人称其为“小尾存储格式”(little endian memory format)；,另一种存放格式刚好是相反的排列情况. 例如，在Motorola的680 x0系统中，32位存储字 11223344H的存放情况如图12.3(b)所示. 高字节数据11H存放在最低地址单元10000H中，32位的存储字的地址10000H指
6、向最高字节的存储单元。 有人称这种存放格式为“大尾存储格式”(big endian memory format)。,图12.3 多字节存储字的两种不同存放方式,10000H,10001H,10002H,10003H,10003H,10002H,10001H,10000H,(a) Intel 80 x86系统中,(b) Motorola 680 x0系统中,12.2 半导体存储器及其典型芯片,半导体存储器从存储器工作特点及功能的角度，可分为读写存储器RAM和只读存储器ROM两大类，其具体分类如图12.4所示。 本节将对RAM和ROM的工作原理及典型芯片进行分析和介绍。,图12.4 半导体存储器的
7、分类,半导体存储器,EEPROM,EPROM,PROM,掩膜式ROM,动态RAM DRAM,静态RAM SRAM,可读写存储器 RAM,只读存储器 ROM,Volatile memory,Non-Volatile memory,12.2.1 可读写存储器RAM,1. 静态RAM(SRAM) (1) 静态RAM的基本存储单元 基本存储单元(cells)是组成存储器的基础和核心，用于存储一位二进制代码“0”或者“1”。 静态RAM的基本存储单元通常由6个MOS管组成，如图12.5所示。,图12.5 六管静态RAM基本存储单元,SRAM的主要特点,静态RAM存储电路MOS管较多，集成度不高，同时由于
8、T1、T2管必定有一个导通，因而功耗较大。 静态RAM的优点是不需要刷新电路，从而简化了外部控制逻辑电路，此外静态RAM存取速度比动态RAM快，因而通常用作微型计算机系统中的高速缓存(Cache)。,(2) 静态RAM芯片举例 常用的静态RAM芯片主要有6116、 6264、 62256、 628128等。 下面重点介绍6116芯片。 6116芯片是2K8位的高速静态CMOS可读写存储器， 片内共有16384个基本存储单元。 6116的引脚如图12.6所示。 6116的内部功能框图如图12.7所示。,图12.6 6116芯片引脚图,表12-1 6116芯片的工作方式,图12.7 6116芯片内
9、部功能框图,(3) 静态RAM组成的存储矩阵和存储模块 在微型计算机系统中，常利用存储矩阵和存储模块组织内存空间。下面简单介绍如何使用静态RAM构造存储矩阵和存储模块。 2141芯片是4K1位的静态RAM，即它有4K个存储单元，每个存储单元的位数为1位，其引脚布局如图12.8所示。 图12.9则是利用2141芯片构造16K8位存储矩阵的框图。,图12.8 2141芯片引脚图,Vcc,A,10,A,7,A,6,GND,1,9,8,7,6,5,4,3,2,18,10,11,12,13,14,15,16,17,A,0,WE,Dout,A,5,A,4,A,3,A,2,A,1,Din,CS,A,11,A
10、,9,A,8,图12.9 用4kx1位芯片组成16kx8位存储矩阵,Memory System Design Using ICs,Memory system designers use commercially available RAM chips to design larger memory systems:the major steps in such memory designs are the following: 1. Based on speed and cost parameters,determining the types of memory ICs(static or
11、dynamic) to be used in the design. 2. Selecting an available IC of the type selected above,based on access time requirements and other physical parameters,such as the restriction on the number of chips that can be used and the power requirements .It is generally better to select an IC with the large
12、st capacity in order to reduce the number of ICs the system. 3. Determining the number of ICs neededN=(total memory capacity)/(chip capacity).,4. Arranging the above N ICs in a P*Q matrix,where Q=(number of bits per word in memory system)/(number of bits per word in the ICs) and P=N/Q. 5. Designing
13、the decoding circuitry to selcet a unique word corresponding to each address. We have not addressed the issue of memory control in this design procedure.The control unit of the computer system,of which the memory is a part,should produce control signals to strobe the address into the MAR,enable read
14、/write .and gate the data in and out of MBR at appropriate times.,The following example illustrates the design. Example 3.4 Design a 4K*8 memory .using Intel 2114 RAM chips 1、Number of chips needed = Total memory capacity/chip capacity = =8 2、The memory sysetem MAR will have 12 bits,since 4K = 4 102
15、4 = ,the MBR will have 8 bits. 3、Since 2114s are organized with four bits per word .two chips are used in forming a memory word of eight bits .Thus,the eight 2114s are arranged in four rows,with two chips per row.,4. The 2114 has 10 address lines.The least significant 10 bits of the memory system MA
16、R are connected to the 10 address lines of each 2114.A 2-to-4 decoder is used to decode the most significant two bits of the MAR,to select one of the four rows of 2114 chips through the CS signal on each 2114 chips . 5. I/O lines of chips in each row are connected to the MBR .Note that these I/O lines are configured as tristate .The WE lines of all the 2
