第6章数字电路教学内容

《第6章数字电路教学内容》由会员分享，可在线阅读，更多相关《第6章数字电路教学内容（99页珍藏版）》请在金锄头文库上搜索。

1、数字电路,电子与电气工程学院张利娜,数制和码制,一、几种常用的数制,（1）数制：多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称数制。,1、几个定义,（2）基数：进位制的基数，就是在该进位制中可能用到的数码个数。,（3）位权：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。,2、十进制和二进制,数码为：0 1 2 3 4 5 6 7 8 9； 基数是10，用字母D表示； 运算规律：逢十进一，即9+1=10。 十进制数的权展开式：Dki10i,（1）十进制,数码为：0 1 ； 基数是2，用字母B表示； 运算规律：

2、逢二进一，即1+1=10。 十进制数的权展开式：Dki2i,（2）二进制,（1）把已知逻辑函数式化为最小项之和形式。,（2）将函数式中包含的最小项在卡诺图对应的方格中填 1，其余方格中填 0。,3、用卡诺图表示逻辑函数：,Y = AC+ AC + BC + BC，,例1：,试用卡诺图表示之。,卡诺图：,1,1,1,1,1,1,0,0,A(B+B)C +,(A+A)BC,Y=A(B+B)C+,(A+A)BC+,解：,4、用卡诺图化简逻辑函数的步骤, 写出函数的最小项表达式; 作出函数的卡诺图; 画圈; 写出最简与或表达式。,画 圈 的 原 则, 合并个数为2n； 圈尽可能大-乘积项中含因子数最少

3、； 圈尽可能少-乘积项个数最少； 每个圈中至少有一个最小项仅被圈过一次，以免出现多余项。,例1： 用卡诺图将下式化简为最简与或函数式,1,1,Y,Y,例2： 用卡诺图将下式化简为最简与或函数式,Y,Y,门电路,正逻辑：高电平表示逻辑1、低电平表示逻辑0。,负逻辑：高电平表示逻辑0、低电平表示逻辑1。,一、逻辑定义,二、二极管与门,Y=AB,三、二极管或门,Y=A+B,组合逻辑电路,任一时刻的输出仅取决于该时刻的输入，与电路原来的状态无关。,一、组合逻辑电路的定义,组合逻辑电路的框图,组合逻辑电路在电路结构上不包含存储单元，仅仅是由各种门电路组成。,二、若干常用的组合逻辑电路,1、编码器普通编码

4、器和优先编码器,编码：用二进制代码来表示某一信息（文字、数字、符号）的过程。 实现编码操作的电路称为编码器。,优先编码器,在优先编码器电路中，允许同时输入两个以上编码信号。编码时只对优先权最高的进行编码。,8线3线优先编码器74LS148逻辑图如下图。,选通输入端,选通输出端,扩展端,输入：逻辑0(低电平）有效,输出：逻辑0(低电平）有效,低电平表示“电路工作，但无编码输入”,低电平表示“电路工作，且有编码输入”,例3：试用两片74LS148组成16线4线优先编码器。,优先权最高, 均无信号时，才允许对 输入信号编码。,(1)片处于编码状态,(2)片被封锁。,2、译码器,译码：将二进制代码翻译

5、成对应的输出信号的过程。译码是编码的逆过程。 实现译码操作的电路称为译码器。,常用的译码器有:二进制译码器、二十进制译码器、显示译码器三类。,74HC138集成译码器 二进制译码器,S=1,译码器正常工作,片选输入端 （使能端）,输出低电平有效,地址输入端,3线8线译码器74HC138功能表,当S1=1, =0, =0（即S=1）时，可得输出,例4：试用两片3线8线译码器74HC138组成4线16线译码器。,(1)片工作，(2)片禁止。若输入D3D2D1D0=0100时，译码器_输出_。,0,（1）,11110111,(2)片工作，(1)片禁止。若输入D3D2D1D0=1101时，译码器_输出

6、_。,1,（2）,11111011,显示译码器,用来驱动各种显示器件，从而将用二进制代 码表示的数字、文字、符号翻译成人们习惯的 形式直观地显示出来的电路，称为显示译码器。,七段显示译码器7448引脚排列图,灯测试输入,灭零输入,灭灯输入灭零输出,用7448驱动BS201的连接方法,RBI和RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示,0 0 0 6 7 . 9 0 0,二进制译码器的应用,例5：试用3线8线译码器74HC138设计一个多输出的组合逻辑电路。输出逻辑函数式为,解：,化为最小项之和的形式：,当S1=1, S2=S3=0时,令A2=A, A1=B, A0=C

7、 ,则,画电路图,触发器,一、概述,、定义：能够存储位二值信号的基本单元电路。,.特点： （）有两个稳定的状态：和。 （）在适当输入信号作用下，可从一种状态翻转到另一种状态； 在输入信号取消后，能将获得的新状态保存下来。,3、触发器的现态和次态：,现态：次态：*,4、触发器逻辑功能描述方法,功能表（特性表）、特性方程、状态图、波形图,按结构可分为,5、触发器分类,按逻辑功能可分为,二、SR锁存器,1.或非门构成,RD Reset 直接复位端(置0端）,SD Set 直接置位端(置1端）,（基本RS触发器）,或非门组成的基本RS触发器的特性表,0,0,1,1,1,1,0,0,或非门组成的基本RS

8、触发器的特性表,0,0,1,或非门组成的基本RS触发器的特性表,0,0,1,或非门组成的基本RS触发器的特性表,当SD、RD同时跳变时，输出端Q和Q状态不定。,?,特性方程：,三、电平触发的触发器,1.电平触发SR触发器,（同步触发器）,同步SR触发器的特性表,特性方程：,电平触发方式的动作特点:,在 CLK1期间，输入信号的变化都直接改变输出端Q和Q的状态;CLK=0期间输出状态保持不变。,例6：,不变,不变,不变,四、脉冲触发的触发器,1.主从SR触发器,（主从触发器）,脉冲触发方式的动作特点:,（1）触发器翻转分两步动作：第一步，在 CLK1期间主触发器接收输入端信号，被置成相应的状态，

9、从触发器不变；第二步，CLK下降沿到来时从触发器按照主触发器的状态翻转，输出端Q和Q的状态改变发生在CLK下降沿。 （2）在CLK=1的全部时间里输入信号都将对主触发器起控制作用。,在Q=0时，J端出现正向干扰，在Q=1时，K端出现正向干扰，触发器的状态只能根据输入端的信号（正向干扰信号）改变一次的现象称为一次变化现象。,一次变化现象降低了主从JK触发器的抗干扰能力。,主从JK触发器在使用时要求J、K信号在CLK上升沿前加入，CLK=1期间保持不变，CLK下降沿时触发器状态发生改变。,一次变化现象：,五、边沿触发的触发器,1.用两个电平触发D触发器组成的边沿触发器,逻辑符号,边沿触发器动作特点

10、:,触发器的次态仅仅取决于时钟信号的上升沿（下降沿）到达时输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。,边沿触发器有效地提高了触发器的抗干扰能力，因而也提高了电路的工作可靠性。,六、触发器的描述方法,SR触发器,1. 特性表,2.特性方程,3.状态转换图,JK触发器,1. 特性表,2.特性方程,3.状态转换图,T触发器,1. 特性表,2.特性方程,3.状态转换图,当T=1时，称为T触发器。,D触发器,1. 特性表,2.特性方程,3.状态转换图,例7：时钟CLK波形如图所示,试画出各触发器输出端Q的波形,设Q的初始状态为0.,例9：时钟CP波形如图所示,试画出各触

11、发器Q端的波形,设各输出端Q的初始状态Q=0 。,时序逻辑电路,一、 时序电路的定义,电路在某一给定时刻的输出,取决于该时刻电路的输入,还取决于前一时刻电路的状态,由触发器保存,二、时序逻辑电路的分类：,按动作特点可分为,同步时序逻辑电路,异步时序逻辑电路,所有触发器状态的变化都是在同一时钟信号操作下同时发生。,触发器状态的变化不是同时发生。,按输出特点可分为,米利型时序逻辑电路,穆尔型时序逻辑电路,输出不仅取决于存储电路的状态，而且还决定于电路当前的输入。,输出仅决定于存储电路的状态，与电路当前的输入无关。,三、时序逻辑电路的功能描述方法,特性方程：描述触发器逻辑功能的逻辑表达式。 驱动方程

12、：（激励方程）触发器输入信号的逻辑 表达式。 时钟方程：控制时钟CLK的逻辑表达式。 状态方程：（次态方程）次态输出的逻辑表达式。 驱动方程代入特性方程得状态方程。 输出方程：输出变量的逻辑表达式。,1. 逻辑方程组,2. 状态表,反映输出Z、次态Q*与输入X、现态Q之间关系的表格。,3. 状态图,反映时序电路状态转换规律，及相应输入、输出取值关系的图形。,箭尾：现态,箭头：次态,标注：输入输出,4. 时序图,时序图又叫工作波形图，它用波形的形式形象地表达了输入信号、输出信号、电路的状态等的取值在时间上的对应关系。,这四种方法从不同侧面突出了时序电路逻 辑功能的特点，它们在本质上是相同的，可以

13、 互相转换。,四、若干常用的时序逻辑电路,1、寄存器,在数字电路中，用来存放二进制数据或代码的电路称为寄存器。,寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。,同步触发器构成,4位寄存器,边沿触发器构成,（1）清零。 ，异步清零。即有：,（2）送数。 时，CLK上升沿送数。即有：,（3）保持 在 、CLK上升沿以外时间，寄存器内容将保持不变。,2、移位寄存器,单向移位寄存器,0,0,1,0,1,1,经过4个CLK信号以后，串行输入的4位代码全部移入寄存器中，同时在4个触发器输出端得到并行输出代码。,首先将4位数

14、据并行置入移位寄存器的4个触发器中，经过4个CP,4位代码将从串行输出端依次输出，实现数据的并行串行转换。,双向移位寄存器,2片74LS194A接成8位双向移位寄存器,用双向移位寄存器74LS194组成节日彩灯控制电路,S1=0,S0=1 右移控制,Q=0时 LED亮,清0按键,计数器,在数字电路中，能够记忆输入脉冲个数的电路称为计数器。,分类：,计数器,二进制计数器,十进制计数器,N进制计数器,加法计数器,同步计数器,异步计数器,减法计数器,可逆计数器,加法计数器,减法计数器,可逆计数器,二进制计数器,十进制计数器,N进制计数器,4位集成二进制同步加法计数器74LS161/163,同步预置数

15、控制端,数据输入端,异步复位端,工作状态控制端,进位输出,(a)引脚排列图,4位同步二进制计数器74161功能表,74161具有异步清零和同步置数功能.,（含C）,4位同步二进制计数器74163功能表,74163具有同步清零和同步置数功能.,74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。,4位集成二进制同步可逆计数器74LS191,预置数控制端,使能端,加减控制端,串行时钟输出,4位同步二进制可逆计数器74LS191功能表,74LS191具有异步置数功能.,双时钟加/减计数器74LS193,74LS193具有异步清零和异步置数功能.,同步十进制可逆计数

16、器也有单时钟和双时钟两种结构形式。属于单时钟的有74LS190等，属于双时钟的有74LS192等。,74LS190与74LS191逻辑图和功能表均相同； 74LS192与74LS193逻辑图和功能表均相同。,五、任意进制计数器的构成方法,利用现有的N进制计数器构成任意进制（M）计数器时，如果MN，则要多片N进制计数器。,实现方法,置零法（复位法）,置数法（置位法）,置零法,74LS160具有异步清零功能,当MN时，一片N进制计数器即可实现,1,1,CLK,0,当计数器记成Q3Q2Q1Q00110时，与非门输出低电平 信号给 端，将计数器置零。置零信号不是一个稳定的状态, 持续时间很短，有可能导致电路误动作。,置数法,74LS160具有同步置数功能,1,1,CLK,0,LD=0后，还要等下一个CLK信号到来时才置入数据，