《计算机系统结构第4章课件》由会员分享，可在线阅读，更多相关《计算机系统结构第4章课件（168页珍藏版）》请在金锄头文库上搜索。
1、第四章 存储体系,本章内容：,存储体系的形成与性能,虚拟存储器,高速缓冲存储器（Cache）,存储保护,第四章 存储体系,本章重点：,段页式和页式虚拟存储器的原理,页式虚拟存储器的地址映象,LRU、FIFO、OPT算法进行页面替换的过程,LRU算法对页地址流的堆栈处理模拟及性能分析,Cache存储器的直接和组相联地址映象,LRU算法进行块替换的硬件实现及替换过程模拟,Cache存储器的性能分析等。,本章难点：,页式和段页式虚拟存储器中，虚实地址的计算,各种页面替换算法的模拟和页命中率的计算,Cache组相联映象和块替换算法的模拟,第四章 存储体系,4.1 存储体系的形成与性能,发展存储体系的必
2、要性,本节要点：,并行主存系统频宽的分析,存储体系的形成与分支,存储体系的性能参数,一、发展存储体系的必要性,4.1 存储体系的形成与性能,在一台计算机中，通常有多种存储器，如主 存储器、高速缓冲存储器(Cache)、磁盘存储器、 磁带存储器、光盘存储器等。,存储器的主要性能：容量、速度、价格,存储器系统的主要性能：,4.1 存储系统的技术指标,1.存储系统的基本要求,高速度、大容量、低价格。,（1）容量： SM=Wlm W存储体的字长 l-存储体的字数 m-并行工作的存储体数 （2）速度：访问时间TA、存储周期TM、频宽BM； （3）有Sm位的存储器每位的价格：c=C/SM;,矛盾：大容量与
3、高速度矛盾；高速度与低价格矛盾。,一、发展存储体系的必要性,4.1 存储体系的形成与性能,存储器的容量：,存储器的容量： SM=W*l*m,一、发展存储体系的必要性,4.1 存储体系的形成与性能,存储器的速度：,用存储器访问时间、存储周期和频带宽度表示。,存储器访问时间TA：是存储器从接到访存读申请， 到信息被读到数据总线上所需的时间。这段时间 是处理机在启动访存申请后必须等待的时间。,存储器存储周期TM ：是连续启动一个存储体所需 要的时间间隔，它一般比TA大。,存储器频带宽度Bm ：是存储器可提供的数据传送 速率，一般用每秒钟传送的信息位数来衡量，是 反映主存速度的一个重要参数。,一、发展
4、存储体系的必要性,4.1 存储体系的形成与性能,存储器的速度：,存储器最大频宽：存储器连续访问时能提供的数 据传送速率。由于存储体经常发生访问冲突或空 闲等待，存储器不一定能始终满负荷地工作，因 此，主存的实际频宽一般低于主存的最大频宽。,单体存储器最大频宽：BM=W/TM,m个存储体并行工作的最大频宽：BM=m*W/TM,一、发展存储体系的必要性,4.1 存储体系的形成与性能,存储器的价格,可用总价格C或每位的价格c来表示。,存储器的价格包含了存储单元本身及该存储 器操作所必需的外围逻辑电路的价格。,一、发展存储体系的必要性,4.1 存储体系的形成与性能,计算机系统对存储器的基本要求：,计算
5、机希望在尽可能低的价格下提供尽可能 高的速度和尽可能大的容量，这样，存储器容量、 速度和价格之间就产生了矛盾。,一、发展存储体系的必要性,4.1 存储体系的形成与性能,存储器容量、速度和价格间矛盾的解决办法：,由于存储器的容量、速度和价格的要求是相 互矛盾的，只有通过不断改进存储器件的工艺、 配置多种性能价格不同的存储器(主存、辅存)组 成系统、在组成上引入并行和重叠技术，主存采 用并行交叉存取的组织方式的并行主存系统以及 发展存储体系(Memory Hierarchy)等多种途径， 才能同时满足系统对存储器的容量、速度、价格 三方面的要求。,4.1 存储体系的形成与性能,并行主存系统：,解决
6、CPU和存储器之间速度差距的一种方法。,单体多字存储器,多体单字存储器,多体多字存储器,二、并行主存系统频宽的分析,4.1 存储体系的形成与性能,二、并行主存系统频宽的分析,单体单字存储器：,存储器最大频宽：BM=W/TM,4.1 存储体系的形成与性能,二、并行主存系统频宽的分析,单体多字存储器：,存储器最大频宽： BM=m*W/TM,4.1 存储体系的形成与性能,二、并行主存系统频宽的分析,多体单字交叉存储器：,由于一个大容量的半导体主存往往是由许多 容量较小、字长较短的相同存储片子组成的，每 个存储片子都有自己的地址译码、读/写驱动等 外围电路，因此可采用多体交叉存储器。每个存 贮器都是一
7、个CPU字的宽度。,存储器最大频宽：BM=m*W/TM,4.1 存储体系的形成与性能,二、并行主存系统频宽的分析,多体单字交叉存储器：,4.1 存储体系的形成与性能,二、并行主存系统频宽的分析,多体单字交叉存储器的低位模m交叉编址：,4.1 存储体系的形成与性能,二、并行主存系统频宽的分析,多体单字交叉存储器的低位模4交叉编址：,Mj体的编址模式为：m*i+j， 其中i=0,1,2,n-1；j=0,1,2,m-1,4.1 存储体系的形成与性能,二、并行主存系统频宽的分析,多体单字交叉存储器的高位模m交叉编址：,4.1 存储体系的形成与性能,二、并行主存系统频宽的分析,多体单字交叉存储器的高位模
8、4交叉编址：,n为每个模体内的单元数,4.1 存储体系的形成与性能,二、并行主存系统频宽的分析,多体单字和单体多字比较：,最大频宽一样：BM=m*W/TM,多体单字比单体多字更易提高主存实际频宽：,单体多字方式要求访问的字不仅要连续存放， 还要让它们存放在同一个主存字中。,多体单字方式只要求访问的多个字不发生分 体冲突即可，哪怕地址之间不是顺序的，仍可并 行读出，使实际频宽提高成单体字宽的m倍。,多体单字所花费的总价格不比单体多字方式 多多少。,4.1 存储体系的形成与性能,二、并行主存系统频宽的分析,多体多字存储器：,多分体并行存取和单体多字相结合的存储器。,多体多字存储器最大频宽：BM=m
9、*W/TM,在给定的主存器件条件下，采用地址按模m 交叉编址的单体多字、多体单字或多体多字的并 行主存系统的组织方式，可以提高主存的频宽。,并行主存系统：,4.1 存储体系的形成与性能,二、并行主存系统频宽的分析,例：,Star-100巨型机存储系统采用多体多字的方式工 作，有32个存储体低位交叉，每个存储体每次并 行读写512位，存储周期为1280ns(磁心存储器)， 处理机字长32位，计算它的频带宽度Bm。,解：,因为：n32，w512，TM1280ns，,BMnw/TM32 512b/1280ns 12.8Gb/s 1.6GB/s400MW/s,但实际上存储器速度的提高要远远小于这个数字
10、,4.1 存储体系的形成与性能,二、并行主存系统频宽的分析,思考,并行主存系统的实际频宽要远远小于最大频宽？,如果程序中控制转移的概率 不很低，加上数据的分布存在一 定的离散性，使访问时会发生分 体冲突等，主存系统的实际频宽 （即实际效率）随模数m的增大就 会显著下降。最不利时，主存实 际频宽Bm的提高只是 倍。,4.1 存储体系的形成与性能,二、并行主存系统频宽的分析,思考,分体数m是否是越大越好呢？,转移概率不低，数据分布的离散性较大，所 以单纯靠增大m来提高并行主存系统的频宽是有 限的，而且性能价格比会随着m的增大而下降。,在工程实现时，总线负荷及信号的传输延迟 会因主存分体数m的增大而
11、增大，这在一定程度 上抵消了主存频宽改进的好处，使系统的性能价 格比下降。,4.1 存储体系的形成与性能,二、并行主存系统频宽的分析,思考,分体数m是否是越大越好呢？,在标量处理机上：m一般可取2-8，很少超过16。 在向量处理机上：由于大量使用了向量指令，减 少了循环分支的使用，降低了程序中的控制转移 概率；加之，因为使用了数组、向量，提高了数 据存放的顺序性，所以其主存分体数m可以超过32。,进一步采用存储体系。,4.1 存储体系的形成与性能,二、并行主存系统频宽的分析,思考,若采用并行主存系统，CPU访问主存的速度仍达不 到要求，怎么办？,4.1 存储体系的形成与性能,存储体系（存储系统
12、、存储层次）的概念：,三、存储体系的形成与分支,两个或两个以上速度、容量和价格各不相同 的存储器，配上辅助软硬件或辅助硬件，成为一 个存储体系。这个系统对应用程序员透明。,从应用程序员看，它是一个存储器，这个存储器的,速度接近速度最快的那个存储器。 存储容量与容量最大的那个存储器相等。 单位容量的价格接近最便宜的那个存储器。,4.1 存储体系的形成与性能,主、辅存存储层次：,三、存储体系的形成与分支,主存的访问时间约 为磁盘访问时间的 10-5，主存的每位 价格约为磁盘每位 价格的103。,4.1 存储体系的形成与性能,虚拟存储系统：,三、存储体系的形成与分支,应用程序员可用机器指令的地址码对
13、整个程 序统一编址，如同应用程序员具有对应于这个地 址码宽度(等于主存-辅存存储层次存储容量)的虚 (主)存空间一样，该地址空间可以比实际主存空 间大得多。 这种指令地址码称为虚地址、逻辑地址、程 序地址等，其对应的存储容量称为虚存容量或程 序空间； 实际主存的地址称为物理地址、实存地址， 其对应存储容量称为实存容量或实存空间。,4.1 存储体系的形成与性能,高速缓冲存储器（Cache）：,三、存储体系的形成与分支,为解决主存和CPU的速度上的差距，在CPU和 主存之间增加一级速度高、容量小、每位价格较 高的高速缓冲存储器(Cache)，借助于辅助硬件， 使Cache和主存构成一个整体。 Ca
14、che对应用程序员和系统程序员均是透明 的。由于CPU和主存的速度只差一个数量级，所 以信息在Cache和主存之间的传送全部由硬件实 现。,4.1 存储体系的形成与性能,高速缓冲存储器（Cache）：,三、存储体系的形成与分支,4.1 存储体系的形成与性能,多级存储层次：,三、存储体系的形成与分支,4.1 存储体系的形成与性能,存储体系(存储层次) ：,三、存储体系的形成与分支,所谓存储体系(存储层次)指的是构成存储系 统的n种不同的存储器（MM）之间，配上辅 助软硬件或辅助硬件，使之从应用程序员来看， 他们在逻辑上是一个整体。让存储层次的等效访 问速度接近于最高层M的，容量是最低层M的， 每
15、位的价格是接近于M的。典型的二级存储体系 是上述的虚拟存储器和Cache存储器。,4.1 存储体系的形成与性能,存储体系的透明性 ：,三、存储体系的形成与分支,虚拟存储器和Cache存储器对应用程序员都 是透明的，不需要对应用程序做任何修改就可以 在系统上运行。,4.1 存储体系的形成与性能,存储体系的透明性 ：,三、存储体系的形成与分支,在虚拟存储器中，为了降低系统的成本，让 不少功能依靠操作系统中的虚拟存储管理软件来 实现。因此，虚拟存储器对系统程序员则是不透 明的。,由于CPU与主存的速度差只有一个数量级， 主存与辅存之间的速度差却有至5个数量级， 所以，Cache存储器只能全部采用硬件
16、来实现。 这样，Cache存储器对系统程序员也是透明的。 操作系统不参予对Cache存储器的管理。,4.1 存储体系的形成与性能,存储体系依据于程序的局部性：,三、存储体系的形成与分支,为了使存储体系有效地工作，当CPU要用到 某个地址的内容时，总希望它尽可能已在速度最 快的M1中准备好，这就要求未来被访问信息的地 址在某种程度上可以预知（判）。而这种预判的 可能性是基于计算机程序的一个特性，即程序的 局部性。,4.1 存储体系的形成与性能,存储体系依据于程序的局部性：,三、存储体系的形成与分支,时间上的局部性：在最近的未来要用到的信息很 可能是现在正在使用的信息，这主要是程序循环 造成的。因此M1只需存放近期使用过的块或页即 可，不必要求能存下整个程序。,程序的局部性表现在时间和空间两个方面。,4.1 存储体系的形成与性能,存储体系依据于程序的局部性：,三、存储体系的形成与分支,空间上的局部性：在最近的未来要用到的信息很 可能与现在正在使用的信息在程序空间上是相邻 或相近的，这主要因为程序中大部分指令是顺序 存储和顺序被取出来执行的，数据一般也是以向 量、数组、
