《第20章门电路和组合逻辑电路整理教学内容》由会员分享，可在线阅读，更多相关《第20章门电路和组合逻辑电路整理教学内容（179页珍藏版）》请在金锄头文库上搜索。
1、第20章 门电路和组合逻辑电路,20.1 脉冲信号,20.2 基本门电路及其组合,20.5 逻辑代数,20.4 CMOS门电路,20.3 TTL门电路,20.6 组合逻辑电路的分析与综合,20.7 加法器,20.8 编码器,20.9 译码器和数字显示,20.10 数据分配器和数据选择器,20.11 应用举例,1. 掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解 TTL门电路、CMOS门电路的特点。,3. 会分析和设计简单的组合逻辑电路。,理解加法器、编码器、译码器等常用组合逻辑 电路的工作原理和功能。,5. 学会数字集成电路的使用方法。,本章要求：,2. 会用逻辑代数的基本运算法
2、则化简逻辑函数。,第20章 门电路和组合逻辑电路,模拟信号：随时间连续变化的信号,20.1 脉冲信号,1. 模拟信号,2. 脉冲信号 是一种跃变信号，并且持续时间短暂。,脉冲幅度 A,脉冲上升沿 tr,脉冲周期 T,脉冲下降沿 tf,脉冲宽度 tp,脉冲信号的部分参数：,实际的矩形波,20.2.1 晶体管的开关作用,1. 二极管的开关特性,相当于 开关断开,相当于 开关闭合,3V,0V,3V,0V,20.2 基本门电路及其组合,2. 三极管的开关特性,3V,0V,uO 0,相当于 开关断开,相当于 开关闭合,uO UCC,3V,0V,逻辑门电路是数字电路中最基本的逻辑元件。 所谓门就是一种开关
3、，它能按照一定的条件去控制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。,20.2.2 逻辑门电路的基本概念,基本逻辑关系为“与”、“或”、“非”三种。,下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的意义。,设：开关断开、灯不亮用逻辑 “0”表示，开关闭合、灯亮用 逻辑“1”表示。,逻辑表达式： Y = A B,1. “与”逻辑关系,“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,0,1,0,B,Y,A,状态表,2. “或”逻辑关系,“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑表达式：
4、Y = A + B,真值表,1,1,1,0,3. “非”逻辑关系,“非”逻辑关系是否定或相反的意思。,Y,220V,A,+,-,R,由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。,20.3.3 分立元件逻辑门电路,门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。,门电路主要有：与门、或门、非门、与非门、或非门、异或门等。,1. 门电路的概念,电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。,
5、1,0,高电平,低电平,2. 二极管“与” 门电路,1. 电路,2. 工作原理,输入A、B、C全为高电平“1”，输出 Y 为“1”。,输入A、B、C不全为“1”，输出 Y 为“0”。,0V,0V,3V,2. 二极管“与” 门电路,即：有“0”出“0”， 全“1”出“1”,3. 二极管“或” 门电路,1. 电路,0V,3V,3V,2. 工作原理,输入A、B、C全为低电平“0”，输出 Y 为“0”。,输入A、B、C有一个为“1”，输出 Y 为“1”。,3. 二极管“或” 门电路,即：有“1”出“1”， 全“0”出“0”,4. 三极管“非” 门电路,“0”,“1”,1. 电路,“0”,“1”,1.“
6、与非” 门电路,有“0”出“1”，全“1”出“0”,20.3.4 基本逻辑门电路的组合,2.“或非” 门电路,有“1”出“0”，全“0”出“1”,例：根据输入波形画出输出波形,A,B,有“0”出“0”，全“1”出“1”,有“1”出“1”，全“0”出“0”,&,A,20.3 TTL门电路,(三极管三极管逻辑门电路),TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。下面介绍集成 “与非”门电路的工作原理、特性和参数。,20.3.1 TTL“与非”门电路,1. 电路,20.3.1 TTL“与非”门电路,1. 电路,多发射极三极管,(
7、1) 输入全为高电平“1”(3.6V)时,2. 工作原理,4.3V,T2、T4饱和导通,钳位2.1V,E结反偏,截止,负载电流（灌电流）,输入全高“1”,输出为低“0”,1V,2. 工作原理,1V,T2、T4截止,负载电流（拉电流）,(2) 输入端有任一低电平“0”(0.3V),输入有低“0”输出为高“1”,流过 E结的电流为正向电流,5V,“与非”逻辑关系,“与非”门,(1) 电压传输特性：,输出电压 UO与输入电压 Ui的关系。,3. TTL“与非”门特性及参数,电压传输特性,测试电路,(2)TTL“与非”门的参数,电压传输特性,输出高电平电压UOH和输出低电平电压UOL,TTL“与非”门
8、的参数,典型值3.6V， 2.4V为合格,典型值0.3V， 0.4V为合格,输出高电平电压UOH,输出低电平电压UOL,(a)输出高电平电压UOH和输出低电平电压UOL,电压传输特性,指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于TTL“与非”门 NO 8。,( c )输入高电平电流 IIH和输入低电平电流 IIL,当某一输入端接高电平，其余输入端接低电 平时，流入该输入端的电流，称为高电平输入电流 IIH（A）。,当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流 IIL（mA）。,(b)扇出系数NO,例：估算图示电路扇出系数NO,已知门电路的
9、参数如下：,IoH/ IoL=1.0mA/-20mA,IiH/ IiL=50A/-1.43mA,试求门GP扇出系NO,解：讨论这类问题时，要对GP 门输出低电平和高电平情况，分别讨论，然后取两个数中较小的作为扇出系NO,例：估算图示电路扇出系数NO,已知门电路的参数如下：,IoH/ IoL=1.0mA/-20mA,IiH/ IiL=50A/-1.43mA,试求门GP扇出系NO,GP 门输出高电平时，后接的每个门流入的电流为2IiH，则可带的同类门的个数NOH应为：,例：估算图示电路扇出系数NO,已知门电路的参数如下：,IoH/ IoL=1.0mA/-20mA,IiH/ IiL=50A/-1.4
10、3mA,试求门GP扇出系NO,GP 门输出低电平时，负载门流入的电流为流出的灌电流，IiL IiS ，因此IiL 的大小与门输入端的并接数量无关，NOL应为：,门GP扇出系NO=10,(d)平均传输延迟时间 tpd,tpd1,tpd2,TTL的 tpd 约在 10ns 40ns，此值愈小愈好。,输入波形ui,输出波形uO,20.3.3 三态输出“与非”门,“1”,1. 电路,截止,20.3.3 三态输出“与非”门,“0”,1. 电路,导通,当控制端为低电平“0”时，输出 Y处于开路状态，也称为高阻状态。, 0 高阻,表示任意态,20.3.3 三态输出“与非”门,可构成多路开关，数据双向传递，多
11、路数据分时传送等。,实现数据双向传输,如图所示：,G1,1. 电路,20.3.4 集电极开路“与非”门电路(OC门),OC门的特点：,1.输出端可直接驱动负载,2.几个输出端可直接相联,“0”,“0”,2.几个输出端可直接相联,“1”,“线与”功能,20.4.1 CMOS 非门电路,CMOS 管,负载管,驱动管,(互补对称管),A=“1”时，T1导通， T2截止，Y=“0”,A=“0”时，T1截止， T2导通，Y=“1”,20.4 CMOS门电路,20.3.2. CMOS“与非”门电路,“1”,“0”,全“1”,导通,截止,20.3.2. CMOS“与非”门电路,存在问题：当变量数增多时，1）
12、造成电路输出特性的不对称，2）会引起输出低电平的上升，导致噪声容限的下降。,解决办法：加缓冲电路,20.3.3. 带缓冲门的CMOS“与非”门电路,如CC4011,20.3.3. CMOS“或非”门电路,B“1”,“0”,全“0”,“1”,导通,截止,20.3.2. 带缓冲门的CMOS“或非”门电路,如CC4001,20.4.5. 三态输出CMOS门电路,为高阻状态,双向总线数据传输,如图所示：,当E=1时，信号由A 从G1输入，经总线到G2输出；,当E=0时，信号由B 从G3输入，经总线到G4输出；,20.4.4.CMOS传输门电路,（1）电路,（2）工作原理,设：,可见ui在010V连续变
13、化时，至少有一个管子导通，传输门打开，（相当于开关接通） ui可传输到输出端，即uO= ui，所以COMS传输门可以传输模拟信号，也称为模拟开关。,（07V）,导通,（310V）,导通,可见ui在010V连续变化时，两管子均截止，传输门关断，（相当于开关断开） ui不能传输到输出端。,（010V）,20.4.4.CMOS传输门电路,开关电路,20.4.4.CMOS传输门电路,CMOS电路优点,(1) 静态功耗低（每门只有10-5mW, TTL每门10mW),(2) 抗干扰能力强,(3) 扇出系数大,(4) 允许电源电压范围宽 ( 3 18V ),(1) 速度快,(2) 抗干扰能力强,(3) 带
14、负载能力强,20.4.6 几个实际问题,1. CMOS门电路与TTL门电路性能的比较,2. 门电路多余输入端的处理,一般不允许多余输入端悬空（相当于高电平）以防引入干扰信号。,(1) 对与逻辑门电路，应将多余端经电阻（13K)或直接接正电源。,(2) 对或逻辑门电路，应将多余端接地。,(3) 如果前级有足够的驱动能力，也可将多余端与信号输入端联在一起。,3. CMOS与TTL门电路的连接,(1) CMOS电路驱动TTL电路,由于 CMOS电路的驱动电流小（0.51mA），而TTL的输入电流大（1.6mA），即IoLmax IiLmax,所以需对CMOS电路的输出电流进行调整，（）中间加驱动级。
15、（）采用漏极开路的CMOS门驱动。,由于TTL电路的输出高电平低（2.4V），而CMOS的输入高电平高（3.5V），即UoHmin UiHmin 所以需对TTL的输出电平进行调整。（）可加电阻来提高TTL的输出电平。 （）采用集电极开路的驱动门，,4. 门电路驱动分立元件电路,(1) TTL门电路的输出电流较大，可直接驱动分立元件。,(2) TTL电路驱动CMOS电路,20.5 逻辑代数,逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表
16、示两种相互对立的逻辑状态。,1. 常量与变量的关系,20.5.1 逻辑代数运算法则,2. 逻辑代数的基本运算法则,自等律,0-1律,重叠律,还原律,互补律,交换律,2. 逻辑代数的基本运算法则,普通代数 不适用！,证:,结合律,分配律,A+1=1,反演律,列状态表证明：,对偶关系： 将某逻辑表达式中的与( )换成或 (+)，或(+)换成与( )，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。,证明：,A+AB = A,20.5.2 逻辑函数的表示方法,下面举例说明这四种表示方法。,例：有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。,1. 列逻辑状态表,2. 逻辑式,取 Y=“1”( 或Y=“0” ) 列逻辑式,用“与”“或”“非”等运算来表达逻辑函数的表达式。,
