《(电子行业企业管理)电子时钟论文参考》由会员分享，可在线阅读，更多相关《(电子行业企业管理)电子时钟论文参考（14页珍藏版）》请在金锄头文库上搜索。
1、广东农工商职业技术学院毕业论文（设计） 题 目 简易电子时钟设计 姓 名 专 业 通信技术 年级班级 学 号 指导教师 完成日期 2011年3月21日目录第一章 引言4一、课题的研究意义 4二、本论文的目的、内容 4第二章 研究现状及设计目标4一、相近研究课题的特点及优缺点分析 42、 现行研究存在的问题及解决方法 6三、设计目标 6 第三章 要解决的几个关键问题61、 电路难点 6二、实际操作难点 7 第四章 系统结构与模型7 设计算法描述 7 第五章 系统实现技术8 分模块详述系统各部分的实现方法 8（1） 时钟脉冲电路及分频电路8（2） 六十进制电路8（3） 二十四进制计数器电路9（4）
2、 译码和驱动显示电路 10（5） 校分电路 11（6） 设计总电路图 11 第六章 性能测试与分析 12一、 仿真过程与结果122、 测试分析12第七章 结束语 12心得体会13致谢14参考文献14简易电子时钟设计通信技术1班 叶劲柏 摘要如何设计好并制作出一个电子实物，既是考验我们的智慧，更是考验我们的能力。毕业设计对我们来说，其不仅是一个单纯的课后实践，更是一个交流和动手的平台。通过这个平台，我们能够把课堂上的知识和实际应用结合起来，从而得出新的结论和结果。通过合理地运用晶振电路、计数器、数码管等元件，设计并制作出电子时钟，是我们这次设计中的重点。设计中应用到了晶振电路和计数器电路，在实际
3、应用中具有良好的扩展性和稳定性。为设计提供了很好的基础。实践是检验真理的唯一标准。所以通过这次的毕业设计，我们可以从中更好地理解电子电路和时钟电路的实际应用情况，更能从中发现并解决课堂上理论知识出现的疑点难点。关键词：脉冲信号 晶振 计数器 七段数码管 数字电路第一章一、课题的研究意义我们专业需要对电子电路有一定的了解，我们选择的这个课题是电子时钟设计，这个课题的难度是要理解并熟悉电路的基本知识，掌握组合逻辑电路、时序逻辑电路及数字逻辑电路的设计、安装、测试方法，从而巩固我们在课堂上所学的知识，并且能够提高我们对实际电路的分析和解决能力。二、本论文的目的、内容在今天这个高效率的社会，我们每天都
4、要用到电子时钟。其重要性是显而易见的。我们选取的这个课题就是对电子时钟进行研究、设计与制作。我们希望通过这次的设计和制作，达到以下目的：（1） 在设计和制作过程中，可以充分发挥我的动手能力，也能够锻炼我们毕业后解决实际问题的能力。（2） 在制作过程中，我们也会去翻阅大量的书籍和资料，对资料进行整理和分析，有利于发挥我的分析能力和动手能力。（3） 分组合作也能够增强我们的团队合作意识，对以后进入社会有很好的学习作用。（4） 提高我们对电子电路的熟悉程度。我们的设计内容主要是运用晶体振荡电路和计数器制作电子时钟。采用全硬件的方法进行制作，设计一个显示时、分、秒的电子时钟。第二章一、相近研究课题的特
5、点及优缺点分析电子时钟总的来说有三种做法：方法一：运用51系列单片机制作电子时钟，其结构图如下：这种制作电路比较简单，直接用单片机编程控制输出时钟信号，使用的硬件比较少，如果量产比较节省成本。但是其设计需要熟悉单片机编程，还需要用到烧录设备，所以这种方法不适合我们使用。方法二：运用555多谐振荡电路产生时钟脉冲，经过60进制计数器和24进制计数器分别输出秒信号、分信号和时信号，再输出数码管显示。这种方法设计起来比较简单可行，需要基本的电路知识。但是其输出的信号误差比较大，其脉冲上跳沿和下跳沿的调整比较难调，如果计算产生了误差，那么产生的脉冲也会产生误差，所以这种方法也不适用。其电路结构如下：
6、方法三：利用晶振产生时钟脉冲，再通过分频电路产生1Hz的脉冲，输入60十进制和24进制计数器产生秒、分、时信号，再通过数码管显示。这种方法跟第二种方法差不多，但是这种方案使用了晶振电路，相对于用555多谐振荡电路产生的时钟脉冲精确度大大增加了，所以我们采用了这种设计方案。二、现行研究存在的问题及解决方法如果直接用51单片机设计，在scan中延时时间会变少，后几位数码管会变暗，但是可以通过外中断0和1来调节其延迟的缺点。如果单片机使用的是片内振荡器，则可能引起震荡的精确度不高，所以应该使用外部晶振震荡，提高精度。如果使用555定时器制作，由于其上下路电平不一样，所以会在输出震荡的时候由于上跳沿和
7、下跳沿的频率不同而引起误差，所以需要增加二极管和通过调节电阻的阻值来调节其频率同步，当其占空比为50% ，这时t1=t2，其输出上跳沿和下跳沿一样的方波，这时输出脉冲稳定。三、设计目标本课题设计的目标是一个能显示时、分、秒的时钟，外加一些控制电路，能够实现时间的误差控制和调节。第三章一、电路难点对于晶振电路中，因为其输出的频率比较高，所以需要使用较多级的分频。在我们的设计中，用了14级的2分频CD4060和一个2分频CD4518分出1Hz的秒脉冲。因为要产生60秒的秒信号和分信号，所以要用到60进制的计数器，但是用一个计数器比较难实现，用74LS90加上74LS92就可以组成一个60进制的计数
8、器。而小时信号可以用到两个74LS161构成24进制输出时信号。从一个161的二位和另一个161的四位的输出端连接与非门对161置零，可以实现24循环。二、实际操作难点采用晶振电路设计电子时钟，其优点就是振荡频率稳定，误差非常小，几乎可以忽略。当然，也存在一定的缺点，因为晶振电路一旦制作完成，就不能任意改变频率，还有由于晶振的震荡频率比较大，所以需要用到多级的分频电路。而且晶振内部比较脆弱，反接和在焊接过程中可能由于过热导致容易损坏晶振。所以我们需要在设计初就要对晶振电路进行精确的计算。设计使用的是32768Hz的晶振，然后经过14级得2分频和1级2分频，输出秒脉冲。再就是焊接的过程中注意保护
9、电路，不能让电路受到太大的电压输入，还有就是在焊接过程中防止元器件过热而导致元器件烧坏。第四章设计算法描述因为用到的是晶体振荡器，输出32768Hz的高频率信号，要将其分频为1Hz的分频倍数为32768（），即实现该分频功能的计数器相当于15级2进制计数器。从尽量减少元器件数量的角度来考虑，这里可选多极进制计数电路CD4060和CD4518来构成分频电路。因为CD4060包含了振荡电路所需要的非门，所以能够省去一些元件。CD4060可以把2768Hz的信号分频为2Hz，再用CD4518把2Hz分频成1Hz。74LS90和74LS92构成60进制计数器，当二-五-十进制计数器74LS90输出Q0
10、和输入B相接，构成8421BCD码计数器，当输出1001时，计数器将置零重新计数，并将Q3端输出一个低电平给74LS92的CPA输入端提供计数信号。当74LS92计数到6的时候在进行翻转，所以两个计数器构成了60进制。用两个74LS161构成24小时信号，当两个161输出为24时，从十位输出的2和个位输出的4位信号经过一个与非门送入到两个计数器的同步置零端翻转重新计时。第五章分模块详述系统各部分的实现方法（1） 时钟脉冲电路及分频电路 晶振电路框图通过使用32768Hz的晶振和等效电容组成晶体振荡电路，输出32768Hz的脉冲，再经过CD4060分成2Hz的信号。因为CD4060计数为14级2
11、进制计数器，可以将32768Hz的信号分频为2Hz，其内部框图如下： CD4060内部框图图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。再经过CD4518的2分频分成1Hz的秒信号输出。（2） 六十进制电路 六十进制分、秒信号电路框图如上图所示，用一个74LS90和74LS92构成六十进制电路，做成秒电路和分电路，首先是用了一个二-五-十计数器74LS90计数到个位的9后翻转并输出一个低电平到二-六-十二进制的计数器74LS92输出秒位的十位6，就构成了分和秒所需要的六十进制加法计数器电路。（3） 二十四进制计数器电路二十四进制小时信号逻辑电路图如下： 二十四进制小时框图二十四进制计数器我们用了74LS161来制作，通过经过分计数器输出的低电平接一个非门输出高电平送入二十四进制的74LS161的脉冲输入端，然后二十四进制计数器开始计数。当整个电路计时到24的时候，从十位的Q1和个位的Q2共同输出一个高电平，通过一个与非门输出低电平，再输入两个74LS161的清零端清零重新开始计数。 （4） 译码和驱动显示电路 共阴极7段数码管驱动电路 译码和驱动显示电路是由译码
