《第2章微处理器系统和微型计算机系统总线》由会员分享，可在线阅读，更多相关《第2章微处理器系统和微型计算机系统总线（83页珍藏版）》请在金锄头文库上搜索。
1、第2章 微处理器系统和微型计算机系统总线,第2章 微处理器系统和微型计算机系统总线,当前微机应用系统可分为三大类： 特制的专用小系统 从最初的Z-80、8086到现在MCS51及其增强机型 以CPU总线直接作为系统总线进行MEM和I/O接口设计 以为基础进行扩展的通用系统：商用PC或工业PC系统 独一无二的是IBM PC和它的兼容机系统 以IAS、PCI作为系统总线进行接口设计 特制的专用大系统：由以上两种系统的结合,复习,1、输入/输出口的功能及使用时应注意的问题？ 2、输入/输出口的接口电路及时序？ 3、存储器的接口电路及时序？（EPROM、SRAM） 4、地址译码器的使用和地址空间的确定
2、？ 5、数据传送的控制方式及多中断源的处理技术？,第2章 微处理器系统和微型计算机系统总线,2.1 MCS-51单片机系统 2.2 IBM PC机系统 2.3 微机系统总线 2.4 PC中断技术,2.1 MCS-51单片机系统,1、MCS51单片机系统及扩展总线 2、MCS51存储器结构 3、MCS51系统扩展 4、MCS51中断系统 5、MCS51汇编语言,1、MCS51单片机系统及扩展总线,1）、MCS51 单片机系统的基本特征如下： 8位微处理器（CPU）和布尔处理器 4KB的片内程序存储器（ROM），可扩展64K 128B数据存储器（RAM），外部可扩展64K 21个特殊功能寄存器（S
3、FR） 两个16位定时器/计数器T0、T1 一个全双工串行通信接口 4个8位输入输出接口（P0P3），共32根I/O口线 5个中断源，可编程为两个优先级 内部时钟电路,1、MCS51单片机系统及扩展总线,2）、MCS51 单片机管脚及其功能： （1） 电源和外接晶体引脚 VCC+5V电源 VSS接地端 XTAL1 外接晶振输入端 XTAL2 外接晶振输入端 （2） 控制线 ALE/PROG：ALE用于地址锁存信号输出端。该端输出的脉冲频率为系统时钟频率的1/6；在访问片外存储器时，其下降沿用于控制锁存P0口输出的低8位地址。PROG用于对片内EPROM输入编程脉冲。 /PSEN：片外程序存储器
4、读选通信号输出端。,1、MCS51单片机系统及扩展总线,2）、 MCS51 单片机管脚及其功能： （2） 控制线 RST/VPD：RST是复位端。当RST端出现持续两个机器周期以上的高电平时，即可实现复位操作。VPD为备用电源输入端。VCC掉电期间，VPD如接有备用电源，可用于保存片内RAM中的数据。当VCC下降到某规定值以下，备用电源便向片内RAM供电。 /EA/VDD：EA为片外程序存储器选用端。该引脚接高电平时，选用片内程序存储器，但当PC值超过片内程序存储器范围时，将自动转向片外程序存储器去执行程序；该引脚接低电平时，单片机选用片外程序存储器。VDD用于对8751的EPROM编程时输入
5、21V编程电压。,1、MCS51单片机系统及扩展总线,2）、 MCS51 单片机管脚及其功能： （3） 输入输出引脚 P0.0P0.7访问片外存储器时，P0分时复用为低8位地址线和双向数据线。P0口不作为地址/数据线使用时，可作为准双向I/O口使用。但必须外接上拉电阻。可驱动8个LSTTL负载 P1.0P1.7带内上拉电阻的8位准双向通用I/O口。 P2.0P2.7带内上拉电阻的8位准双向通用I/O口。访问片外存储器时，P2口用作高8位地址线。可驱动4个LSTTL负载 P3.0P3.7带内上拉电阻的8位准双向I/O接口，每个引脚还具有第二功能。可驱动4个LSTTL负载,1、MCS51单片机系统
6、及扩展总线,3）、MCS51 单片机扩展总线结构：,1、MCS51单片机系统及扩展总线,3）、MCS51 单片机扩展总线结构：,2.1 MCS-51单片机系统,1、MCS51单片机系统及扩展总线 2、MCS51存储器结构 3、MCS51系统扩展 4、MCS51中断系统 5、MCS51汇编语言,MCS51存储器结构特点：分为程序存储器、数据存储器；数据存储器又分为片内和片外；三个独立存储空间,2、 MCS51存储器结构,1）、 80C51的程序存储器配置,PC是16位的计数器，所以能寻址64KB的ROM。 80C51内部有4KB的掩膜ROM，87C51在内部有4KB的EPROM，而80C31在内
7、部没有程序存储器。,2）、 80C51的数据存储器配置,、工作寄存器区,低端32个字节分成4个工作寄存器组，每组8个单元。当前工作寄存器组的机制便于快速现场保护。,PSW的RS1、RS0 决定当前工作寄存器组号 寄存器0组 ：地址00H07H； 寄存器1组 ：地址08H0FH； 寄存器2组 ：地址10H17H； 寄存器3组 ：地址18H1FH。,、位寻址区,、通用RAM区,位寻址区之后的30H至7FH共80个字节为通用RAM区。这些单元可以作为数据缓冲器使用。这一区域的操作指令非常丰富，数据处理方便灵活。,堆栈区：是通用RAM区中，数据按“先进后出”或“后进先出”方式组织的特殊区域。栈顶的位置
8、由SP寄存器指示。复位时SP的初值为07H，在系统初始化时可以重新设置。 80C51的堆栈一般设在30H7FH的范围内。,80C51的特殊功能寄存器（SFR）,SFR： 是一个具有特殊功能的RAM区，占用字节地址：80HFFH 是用来对80C51片内各功能模块进行集中管理、控制、监视的控制寄存器和状态寄存器。,a、与运算器相关的寄存器（3个）,累加器ACC，8位。用于向ALU提供操作数，许多运算的结果也存放在累加器中；,寄存器B，8位。主要用于乘、除法运算。也可以作为RAM的一个单元使用；,程序状态字寄存器PSW，8位。其各位含义为： CY：进位、借位标志。有进位、借位时 CY=1，否则CY=
9、0； AC：辅助进位、借位标志； F0：用户标志位，由用户自己定义； RS1、RS0：当前工作寄存器组选择位； OV：溢出标志位。有溢出时OV=1，否则OV=0； P：奇偶标志位。ACC中结果有奇数个1时P=1，否则 P=0。,b、指针类寄存器（2个）,堆栈指针SP，8位。它总是指向栈顶。 堆栈操作遵循“后进先出”的原则， 入栈操作时，SP先加1，数据再压入SP指向的单元。 出栈操作时， 先将SP指向的单元的数据弹出，然后，SP再减1，这时SP指向的单元是新的栈顶。可见，80C51单片机的堆栈区是向地址增大的方向生成的。,数据指针DPTR，16位。用来存放16位的地址。 它由两个8位的寄存器D
10、PH和DPL组成。间接寻址或变址寻址可访问片外的64KB范围的RAM或ROM数据。,c、与I/O口相关的寄存器（7个）,并行I/O口P0、P1、P2、P3，均为8位；,串行口数据缓冲器SBUF； 串行口控制寄存器SCON； 串行通讯波特率倍增寄存器PCON（一些位还与电源控制相关，所以又称为电源控制寄存器）。,d、与中断相关的寄存器（2个）,中断允许控制寄存器IE； 中断优先级控制寄存器IP。,e、与定时器/计数器相关的寄存器（6个）,定时/计数器的控制寄存器TCON。 定时/计数器的工作方式寄存器TMOD； 定时/计数器T0的两个8位计数初值寄存器TH0、TL0，它们可以构成16位的计数器，
11、TH0存放高8位，TL0存放低8位； 定时/计数器T1的两个8位计数初值寄存器TH1、TL1，它们可以构成16位的计数器，TH1存放高8位，TL1存放低8位；, 数据存储器的扩展外部RAM 扩展RAM和扩展I/O接口相同，由P2口提供高8位地址，P0口分时地作为低8位地址线和8位双向数据总线。 外部RAM读时序为：MOVX A，DPTR OR MOVX A,Ri,外部RAM写时序为：MOVX DPTR,A OR MOVX A,Ri,2.1 MCS-51单片机系统,1、MCS51单片机系统及扩展总线 2、MCS51存储器结构 3、MCS51系统扩展 4、MCS51中断系统 5、MCS51汇编语言
12、,3、MCS51系统扩展,1、MCS51系统扩展实例1 只扩展I/O口，不扩展存储器,3、MCS51系统扩展,2、MCS51系统扩展实例2 扩展I/O口，同时扩展存储器,2.1 MCS-51单片机系统,1、MCS51单片机系统及扩展总线 2、MCS51存储器结构 3、MCS51系统扩展 4、MCS51中断系统 5、MCS51汇编语言,、80C51中断系统的结构 80C51的中断系统有5个中断源，2个优先级，可实现二级中断嵌套 。,2、 （P3.3）。可由IT1(TCON.2)选择其为低电平有效还是下降沿有效。当CPU检测到P3.3引脚上出现有效的中断信号时，中断标志IE1(TCON.3)置1,
13、向CPU申请中断。,1、 （P3.2）。可由IT0(TCON.0)选择其为低电平有效还是下降沿有效。当CPU检测到P3.2引脚上出现有效的中断信号时，中断标志IE0(TCON.1)置1，向CPU申请中断。, 80C51的中断源,3、TF0（TCON.5），片内定时/计数器T0溢出中断请求标志。当定时/计数器T0发生溢出时，置位TF0，并向CPU申请中断。,4、TF1（TCON.7），片内定时/计数器T1溢出中断请求标志。当定时/计数器T1发生溢出时，置位TF1，并向CPU申请中断。,5、RI（SCON.0）或TI（SCON.1），串行口中断请求标志。当串行口接收完一帧串行数据时置位RI或当串行
14、口发送完一帧串行数据时置位TI，向CPU申请中断。,、中断请求标志 1、TCON的中断标志,IT0（TCON.0），外部中断0触发方式控制位。 当IT0=0时，为电平触发方式。 当IT0=1时，为边沿触发方式（下降沿有效）。 IE0（TCON.1），外部中断0中断请求标志位。 IT1（TCON.2），外部中断1触发方式控制位。 IE1（TCON.3），外部中断1中断请求标志位。 TF0（TCON.5），定时/计数器T0溢出中断请求标志位。 TF1（TCON.7），定时/计数器T1溢出中断请求标志位。,若外部中断定义为电平触发方式，中断标志位的状态随CPU在每个机器周期采样到的外部中断输入引脚的
15、电平变化而变化，这样能提高CPU对外部中断请求的响应速度。但外部中断源若有请求，必须把有效的低电平保持到请求获得响应时为止，不然就会漏掉；而在中断服务程序结束之前，中断源又必须撤消其有效的低电平，否则中断返回之后将再次产生中断。,电平触发方式适合于外部中断输入以低电平输入且中断服务程序能清除外部中断请求源的情况。例如，并行接口芯片8255的中断请求线在接受读或写操作后即被复位，因此，以其去请求电平触发方式的中断比较方便。,若外部中断定义为边沿触发方式，在相继连续的两次采样中，一个周期采样到外部中断输入为高电平，下一个周期采样到为低电平，则在IE0或IE1中将锁存一个逻辑1。即便是CPU暂时不能
16、响应，中断申请标志也不会丢失，直到CPU响应此中断时才清零。这样，为保证下降沿能被可靠地采样到，外中断引脚上的高低电平（负脉冲的宽度）均至少要保持一个机器周期（若晶振为12MHz时，为1微秒）。 边沿触发方式适合于以负脉冲形式输入的外部中断请求，如ADC0809的转换结束标志信号EOC为正脉冲，经反相后就可以作为80C51的中断输入。,2、SCON的中断标志,RI（SCON.0），串行口接收中断标志位。当允许串行口接收数据时，每接收完一个串行帧，由硬件置位RI。同样，RI必须由软件清除。 TI（SCON.1），串行口发送中断标志位。当CPU将一个发送数据写入串行口发送缓冲器时，就启动了发送过程。每发送完一个串行帧，由硬件置位TI。CPU响应中断时，不能自动清除TI，TI必须由软件清除。,一、中断允许控制 CPU对中断系统所有中断以及某个中断源的开放和屏蔽是由中断允许寄存器IE控制的。, 80C51中断的控制,EX0(IE.0)，外部中断0允许位； ET0(
