《管理信息化某中断系统知识讲解..》由会员分享，可在线阅读，更多相关《管理信息化某中断系统知识讲解..（15页珍藏版）》请在金锄头文库上搜索。
1、MAX3420E中断系统引言MAX3420E可与任何SPI主控制器相连，构成全速USB外设器件。尽管由MAX3420管理底层USB信令，但是需要处理USB事件时，SPI主控制器必须参与处理。MAX3420的INT引脚指示有中断发生，SPI主控制器读取14个中断请求位，确定需要服务的中断。主要由这些中断请求(IRQ)位确定MAX3420E的工作过程。注意：SPI主控制器可以是微控制器、DSP、ASIC或者任何具备SPI端口的器件，并能提供SCLK信号。本文档使用的术语“SPI主控制器”和“微控制器”含义相同。MAX3420E中断逻辑图1所示为MAX3420E中断逻辑。阴影部分是可通过SPI访问的
2、寄存器位。 IRQ位每一个中断源都有一个用于锁存服务请求的触发器。触发器的输出即为IRQ，它出现在MAX3420E寄存器中。IRQ位提供两种功能： 读取一个IRQ位，将返回IRQ触发器的状态。 写入一个“1”至IRQ位，将清除IRQ触发器，写入“0”至IRQ位，不改变触发器状态。 可以在任意时刻读取IRQ位，它反映了IRQ触发器的状态。按照上面第2条，写入1而不是0来清除所选的IRQ位，这一过程不需要读-修改-写周期。举例说明，假设MAX3420E的IRQ位与普通的寄存器位一样，写1置位，写0清除。现在，我们想要清除USBIRQ寄存器的URESIRQ位。图2所示为实现该操作的代码。由于SPI主
3、控制器通过写1来清除一个MAX3420E IRQ位，而写0不改变其他寄存器位，因此SPI主控制器可以直接写入位屏蔽值来清除URESIRQ位。所以，图2中的最后三条语句可以由图3中的单条语句替代。 IEN位14个MAX3420E中断的每一个都有相应的中断使能(IEN)位。IEN位和IRQ触发器输出进行“与”操作，决定是否向INT引脚传送中断请求(图1)。14个IRQ触发器通过门控电路后，进行“或”操作，形成一个内部中断请求信号，传送至中断引脚逻辑模块。 注意，无论IEN位的状态如何，IRQ位都指示中断悬挂状态。这样，即使中断不触发INT引脚，固件仍可以检查该悬挂中断。如果您的程序需要检查一个IR
4、Q寄存器“是否悬挂中断”，一个简单的方法是读取IRQ和IEN寄存器，对它们进行“与”操作，检查现在指示“等待和被使能的IRQ”位。零值表示没有使能的中断处于悬挂状态。IE位 SPI主控制器通过IE位使能或者禁止INT引脚。由于该位影响到所有的中断，因此通常称之为全局中断使能。不论IRQ或者IEN位的状态如何，当IE = 0时，INT引脚无效。中断引脚逻辑两个寄存器位INTLEVEL (参考下面的讨论)和POSINT控制INT引脚的工作方式。在设置IE = 1之前，应先设置这两个配置位。电平模式，INTLEVEL = 1某些微控制器系统使用低电平有效中断。采用这种配置时，MAX3420E采用一个
5、开漏极晶体管驱动INT引脚至地。由于引脚只能驱动为低电平，因此，需要在INT引脚和逻辑电源之间接一个上拉电阻。该模式支持多个芯片的INT引脚输出(每个均为开漏输出)连接在一起，并使用单个上拉电阻。由于任何一个芯片输出都可将该引脚拉低，因此这种逻辑有时也称为“线或”。对于这种类型的系统，设置INTLEVEL = 1。边沿模式，INTLEVEL = 0 (缺省值)MAX3420E INT引脚也可以驱动边沿有效的中断系统，此时微控制器在其中断输入引脚上检查0-1或者1-0跳变。这是MAX3420E的缺省模式，INTLEVEL = 0。SPI主控制器通过第二个POSINT位设置边沿极性。当POSINT
6、 = 1时，MAX3420E为悬挂中断输出一个0-1跳变。当POSINT = 0 (缺省值)时，MAX3420E为悬挂中断输出一个1-0跳变。在图1中，请注意以下几方面: 如果一个IRQ位置位，而其对应的IEN位清零，则IRQ不会影响INT输出引脚。但是，中断仍处于悬挂状态。永远可以读取IRQ位以获得其状态，可向对应的寄存器位写1，将IRQ位清零。 悬挂中断(IRQ位是1)的IEN位出现0-1跳变时将产生中断 INT引脚可连接至微控制器的中断系统。此外，微控制器可以轮询INT引脚，以确定MAX3420E是否有中断处于悬挂状态。最适合轮询的模式是电平模式(INTLEVEL = 1)，这是因为在边
7、沿模式中，INT引脚输出的脉冲可能太窄，微控制器无法探测到(参考下面的讨论)。请注意，电平模式需要在INT引脚和VL之间连接一个上拉电阻。 INT引脚波形电平模式 图4所示为电平模式下的MAX3420E INT引脚波形。INT引脚静态为高电平(上拉至VL)。假设图中两个中断的IEN位置为1，全局IE位置为1，那么将出现以下事件。(下面标有字母的条目对应图4中相同字母标出的事件。) 发生一个中断请求，使MAX3420E INT引脚置低。注意：尽管MAX3420E中断输出引脚被称为INT引脚，它有时也是负极性(例如在电平模式下)。 SPI主控制器完成中断服务后，向IRQ位写入1，将其清零。INT引
8、脚返回至静态高电平。(a)和(b)之间的间隔是中断置位其IRQ位和SPI主控制器清除IRQ位之间的时间。 产生另一个中断请求，将INT引脚拉低。 当第一个中断请求处于悬挂状态时，产生了第二个中断请求。INT电平没有变化，因为至少有一个中断处于悬挂状态。(实际上，此刻有两个中断处于悬挂状态。) SPI主控制器完成一个中断服务后，向IRQ位写入1，将其清零。由于仍有一个中断处于悬挂状态，INT引脚保持低电平。 SPI主控制器处理完剩下的中断请求，向IRQ位写入1，将其清零。没有中断处于悬挂状态，因此INT引脚返回至静态高电平。 注意：如果一个中断的IRQ触发器(图1)置位，则认为该中断处于悬挂状态
9、。 这种逻辑可以很好地处理INT引脚轮询。如果MAX3420E的任何部分需要服务，并且其中断已被使能，那么INT引脚变为低电平。在微控制器清除最后一个悬挂IRQ位之前，INT引脚一直保持低电平。 边沿模式 图5所示为两种极性边沿模式下的MAX3420E INT引脚波形，极性由POSINT位控制。波形与电平模式的相似，但有两处不同。在两种条件下，INT引脚产生边沿跳变： 一个IRQ位变为有效状态(其IRQ触发器产生0-1跳变)。 处理器清除一个IRQ位(向其写入1)，其他IRQ处于悬挂状态。 第二个条件确保还有中断需要服务时处理器能够检测到边沿跳变。除了产生边沿跳变外，与电平模式一样，INT引脚
10、也具有有效和无效状态。INT引脚的无效状态取决于POSINT位设置的边沿极性。在这点上，边沿模式与电平模式相似，查看INT引脚的状态就可以知道是否有中断处于悬挂状态： 在负极性边沿模式下，如果没有悬挂中断，INT引脚为高电平；如果有悬挂中断，则为低电平。 在正极性边沿模式下，如果没有悬挂中断，INT引脚为低电平；如果有悬挂中断，则为高电平。 以下说明解释了INT引脚的有效和无效状态。有效状态意味着至少有一个中断处于悬挂状态；无效状态是指没有中断处于悬挂状态。假设中断已被使能，将出现以下事件。(下面标有字母的条目对应图5中相同字母标出的事件。) 产生一个中断请求时，MAX3420E INT引脚出
11、现一个边沿跳变。边沿的极性取决于POSINT位的设置。由于中断仍处于悬挂状态，INT引脚保持其有效状态。 SPI主控制器完成中断服务后，向IRQ位写入1，将其清零。MAX3420E INT引脚返回至无效状态。图中(a)和(b)之间的间隔(1)是产生中断和SPI主控制器清除IRQ位之间的时间。 产生另一个中断请求时，MAX3420E INT引脚产生一个边沿跳变，并保持其有效状态。 当第一个中断请求处于悬挂状态时，又产生了第二个中断请求。MAX3420E INT引脚必须产生另一个边沿跳变，因此该引脚在无效和有效状态之间产生跳变脉冲，从而提供正确的边沿极性。在MAX3420E中，该脉冲的宽度固定为1
12、0.67s。由于还有中断处于悬挂状态，INT引脚保持在有效状态。 SPI主控制器完成一个悬挂中断服务后，向其IRQ位写入1，将其清除。与第(d)步一样，INT引脚产生另一个边沿跳变。 SPI主控制器处理完剩下的中断请求，向其IRQ位写入1，将其清除。没有中断处于悬挂状态，因此，INT引脚返回至无效状态。 中断寄存器表1. 阴影部分的MAX3420E寄存器位控制中断系统MAX3420E具有两类USB中断，由表1中阴影部分的寄存器控制。中断位分为两类：位于EPIRQ (R11)和EPIEN (R12)寄存器的端点控制，以及位于USBIRQ (R13)和USBIEN (R14)寄存器的USB控制。全
13、局IE位在CPUCTL寄存器中。 表2. 14个MAX3420E中断源 表2说明了14个中断控制位，MAXQ3420E内部逻辑何时对它们进行置位，以及SPI主控制器怎样清除它们。 中断请求位BAV位三个缓冲区就绪(BAV) IRQ位指示SPI主控制器可以装入一个IN端点FIFO。芯片复位或者IN数据由端点缓冲区成功地发送给主机后，MAX3420E置位这些IRQ位。该IRQ通知SPI主控制器缓冲区可以装入新数据。图6所示为IN传输的总线过程，主机从MAX3420E申请数据。在数据包7145到达前，SPI主控制器先将字节00 00 08装入端点3-IN FIFO (EP3INFIFO)。然后，SP
14、I主控制器将数值3写入EP3INBC (端点3 IN字节计数)寄存器。写入字节计数寄存器，可完成以下三项功能： 通知MAX3420E当IN请求到达时有多少字节要发送。 使端点为传输数据做好准备(而不是非应答)。 清除EP3INBAV IRQ位。 MAX3420E以数据包7146响应以端点3为地址的IN数据包。主机发送应答(ACK)数据包7147，响应接收到的无误码数据。当MAX3420E检测到主机ACK包后，设置EP3INBAV中断请求位，通知SPI主控制器端点FIFO可以装入新数据。如果在SPI主控制器准备好端点之前到达IN数据包，MAX3420E会响应一个NAK握手信号(图7)。NAK握手
15、信号通知主机稍后重发IN请求。 如果在IN数据传输至主机过程中出现误码，当主机重发IN请求时，MAX3420E自动重发数据(以及相同的数据触发DATA0/DATA1)。只有接收到来自主机的ACK握手信号后，MAX3420E才会置位端点的BAV IRQ位，指示缓冲区准备好接收新数据。重要提示：与所有的MAX3420E IRQ位一样，也可以通过写入1来三个清除BAV IRQ位。千万不要这样做。相反，应采用上面列出的方法：通过写入IN端点的字节计数寄存器来清除BAV IRQ位。这是因为MAX3420E使用一个IN端点的BAV中断请求位作为锁定机制。该机制确保SPI主控制器和MAX3420E的串行接口
16、引擎(SIE)不会同时使用端点缓冲区。例如，如果清除BAV位，然后以两条单独指令装入字节计数器，那么当您更新字节计数寄存器时，可能开始了数据包传输，从而导致数据出错。 BAV IRQ缺省值三个BAV IRQ位(见表2 Default列中的1)的缺省值为1。这表明，上电或者复位后SPI主控制器将读取到EPIRQ = 0x19。如果任何一个对应的IEN位置位，INT引脚将指示中断处于悬挂状态。双缓冲端点EP2-INMAX3420E EP2-IN端点为双缓冲结构。这表明它有两组64字节FIFO和字节计数寄存器。双缓冲提高了传输带宽，这是因为在装入另一个数据包之前，SPI主控制器不需要等待数据包传输至主机。采用双缓
