《第5章半导体存储器及其接口课件教材课程》由会员分享，可在线阅读，更多相关《第5章半导体存储器及其接口课件教材课程（77页珍藏版）》请在金锄头文库上搜索。
1、微机原理及接口技术,第5章 半导体存储器 及其接口,微机原理与接口技术,半导体存储器的分类与基本结构 随机存取存储器 只读存储器 存储器与CPU的连接 微机内存层次结构 微机系统的内存管理,主要内容,5.1 存储器概述,存储器是计算机系统中的记忆部件，用来存放用二进制数据表示的程序和数据。,内存储器,外存储器,RAM,ROM,DRAM,PROM,EPROM,E2PROM,磁盘,SRAM,掩膜ROM,光盘,2. 性能指标,（1）容量：每块芯片上能存储的二进制位数， 单位NM。 （2）速度：存取数据的时间，单位ns。 （3）功耗：功耗和速度成正比， 单位w/单元或 mw/芯片。 （4）价格,5.1
2、.2 半导体存储器的基本结构,地址译码器实现对存储单元的寻址，常用的有单译码和双译码方式。,1. 单译码方式,5.1.3 存储单元的寻址,单译码方式主要用于小容量的存储器。,2. 双译码方式,图5-2双译码结构示意图,例 Intel 2732 ROM (4K8bit)： 12位（212=4K）地址线 8位I/O数据线 Intel 2114 RAM (1K4bit)： 10位（210=1K）地址线 4位I/O数据线,5.2 随机存取存储器RAM,RAM可以随时在任意位置上存取信息，但怕掉电。根据存储器芯片内部基本单元电路的结构，可分为静态RAM和动态RAM。,1. 单元电路,5.2.1 静态RA
3、M（SRAM）,图5.36管SRAM存储单元电路,图5.4SRAM芯片组成示意图,A0,A1,A2,A3,A4,X译码驱动,1,32,.,控制电路,I/O电路,输出驱动,输出,A5,A6,A7,A8,A9,2,31,32321024存储单元,. . .,1,2,31,32,Y译码,输入,读/写,片选,2. SRAM芯片组成,3. RAM芯片实例,（1）Intel 2114 （1K4 bit SRAM）,A0A9：地址输入 CS：片选,I/O1I/O4：数据I/OWE：写允许,（2） Intel 6116 （2K8bit SRAM）,图5-56116结构框图,5.2.2 动态RAM（DRAM）,
4、1. 单元电路,图5-6单管DRAM存储单元电路,数据输入/输出线,2. DRAM的刷新,DRAM是利用电容存储电荷的原理保存信息的。为防止电容逐渐放电使信息丢失，DRAM需要在预定的时间内不断进行刷新。 所谓刷新就是把写入到存储单元的数据读出，经过放大器放大后再写入该单元。 DRAM的刷新是一行一行进行的，每刷新一行的时间称为刷新周期。刷新的方式有三种：集中刷新、分散刷新和异步刷新。,集中刷新 在信息保存允许的时间范围（如2ms） 内，集中一段时间对所有基本存储单元 一行一行地顺序进行刷新。 分散刷新 每隔一段时间刷新一次，刷新操作与 CPU操作无关。 异步刷新 在一个指令周期中，利用CPU
5、不进行访 问存储器操作时进行刷新的方法。,图5-7DRAM控制器逻辑图,3. DRAM芯片实例,4164的8条地址线重复使用，采用行列地址复合选择法得到16位地址信号寻址64K个存储单元。片内64K个存储单元排列成4个128 128存储矩阵，即每行512个单元，共128行。所有存储单元要在2ms内全部刷新一次，需要128次刷新操作，由DMA控制器8237A-5来控制完成。,MN4164（64K1 bit DRAM）,5.3 只读存储器ROM,ROM中各基本存储电路所存信息是固定的、非易失性的，在机器运行期间只能读出不能写入。ROM中信息的写入通常是在脱机或非正常工作情况下用人工方式或电气方式完
6、成的，称为对ROM编程。,5.3.1 ROM的组成,图5-8ROM组成框图,5.3.2 ROM的类型,1. 掩膜ROM（MROM）,图5-944掩膜ROM矩阵,2. 可编程ROM（PROM）,图5-10 PROM基本存储单元,3. 紫外线擦除可编程ROM（EPROM）,图5-11 EPROMC擦写原理及单元电路,4. 电擦除可编程ROM（E2PROM）,5. 闪速存储器（Flash Memory）,写入过程中自动进行擦除，但擦写时间较长，约需10ms。,采用一种非挥发性存储技术的E2PROM类型存储器，在不加电情况下，信息可保持10年。存取速度远高于E2PROM，可达30ns或更快。, Int
7、el 2732 A (4K8bit EPROM),（1） 2732A的结构框图,图5-122732A结构框图,5.3.2 ROM芯片实例,（2） 引脚名称,（3） 2732A的操作模式,模式,读,备用,编程,程序校验,程序禁止,引脚,CE,OE/VPP,Vcc,输出,低,高,低,高,低,无关,VPP,低,VPP,+5V,+5V,+5V,+5V,+5V,Dout,高阻,Din,Dout,高阻,5.4 存储器与CPU的连接,图5.13连接示意图,（1）CPU总线的负载能力。,（2）存储器的地址分配和片选。,（3） 控制信号的连接。,（4） CPU的时序和存储器芯片存取速度 的配合。,连接时要考虑的
8、问题：,5.4.1 存储器的地址选择,一个存储器系统通常由多片存储芯片组成。CPU发出地址信号对存储器寻址必须实现两种选择：片选；字选。 片选：使某一芯片的CS为有效来选中该 芯片。,字选：在被选中的芯片内部再选择某一 存储单元。,片选信号由存储器芯片的外部译码电路产生，需设计。 字选信号由存储器芯片的内部译码电路产生，无需设计。,存储器的地址选择方法由三种： 线性选择法； 全译码选择法； 部分译码选择法。,1. 线性选择法,直接用CPU地址总线中的某一高位线作为存储器芯片的片选信号。,例1 某一计算机系统有16条地址线，现需 1KRAM和1KROM的存储空间，采用 线选法组成该存储系统。,A
9、10作片选：ROM 0000H03FFH，RAM 0400H07FFH。 A11作片选：ROM 0000H03FFH，RAM 0800H0BFFH。,线选法的优点：选片方式简单，节省译码电路。 线选法的缺点： 地址空间不连续； 地址分配多义性（高位地址重叠）； 不能充分利用存储空间。 线选法适用于存储容量较小且不要求扩充的系统,2. 全译码选择法,对全部地址总线进行译码，可直接寻址2N（N为地址线根数）字节单元。一般将高位地址线全作为译码器的输入，译码器的输出作为片选信号。,常用的译码器：Intel 8205、74LS138等。,例2 采用全译码方式设计一个12K字节的存 储器系统，低8KB为
10、 EPROM，高 4KB 为 RAM，地址范围：0000H 2FFFH。, 低8KB EPROM，选用两片4K8的2732A； 高4KB RAM，选用两片2K8位的6116； CPU的A0A11与2732A连， A0A10与6116 连； 译码器选用74LS138，其地址输入A、B、C 分别与A12、A13、A14相连； 各芯片地址分配：,分析,0000H 0FFFH 4K 2732A 1000H 1FFFH 4K 2732A 2000H 27FFH 2K 6116 2800H 2FFFH 2K 6116,图5.1474LS138引脚图及真值表,图5.15例2系统连接框图,3. 部分译码选择法
11、,若将高位地址线中的几位经过译码后作为片选控制，则称为部分译码选择法。它是线选法和全译码法的混合方式。 显然，由于高位地址没有全部参与译码片选，地址仍有重叠区。 部分译码法的可寻址空间比线选法大，比全译码法小。,结论,CPU与存储器相连时，将低位地址线连到存储器所有芯片的地址线上，实现片内选址。高位地址线单独选用（线选法）或经过译码器（部分译码或全译码）译码输出控制芯片的片选端，实现芯片间寻址。连接时要注意地址分布及重叠区。,5.4.2 数据线及控制线的连接,1. 数据线的连接,若存储芯片的数据线根数与CPU相同，则直接相连；若存储芯片的数据线比CPU少，则要进行位扩展。,2. 控制线的连接,
12、CPU与存储器相关的控制信号有：存储器请求信号（如8086的M/IO）和读写控制信号（RD、WR）。这些控制信号可以参加译码控制，也可直接与存储芯片的控制输入端相连。总的原则是能正确确定存储器的读写状态，使CPU能顺利完成响应的读写操作。,1. Intel 2114(1K4bit)与8位Z-80CPU 连接组成2KB(2K8bit)RAM系统,图5.15系统连接图,5.4.3 存储器与CPU的连接举例,（1）所需芯片数,需要字位全扩展 位扩展：4 bit 8 bit 字扩展：1 K 2 K,（2）片选信号的译码方式, 全译码法 线选法,0 0 0 0(选中第一组),0 0 0 0 0 0 00
13、00H 1 1 1 1 1 1 03FFH,0 0 0 1(选中第二组),0 0 0 0 0 0 0400H 1 1 1 1 1 1 07FFH, 全译码法,A15 A12 A11 A10 A9 A0, 线选法,用高位地址的某一位实现片选控制。,A10,MREQ,&,&,至第二组CS,至第一组CS,显然，有重叠地址空间。,X X X 0(选中第一组),0 0 0 0 0 0 1 1 1 1 1 1,X X X 1(选中第二组),0 0 0 0 0 0 1 1 1 1 1 1,A15 A10 A9 A0,2. Intel 2114 与Z-80 CPU连接组成4KB的RAM系统,图5.17连接系统
14、图,片选信号的译码（部分译码法）,X X 0 0(选中第一组),0 0 0 0 0 0 1 1 1 1 1 1,X X 0 1(选中第二组),0 0 0 0 0 0 1 1 1 1 1 1,X X 1 0(选中第三组),0 0 0 0 0 0 1 1 1 1 1 1,X X 1 1(选中第四组),0 0 0 0 0 0 1 1 1 1 1 1,3. 8086 CPU与存储器的连接,图5.18存储体的连接,A19 A0,BHE,8086,D15D8,D7 D0,地址锁存器,偶数存储体,BHE,奇数存储体,A0,AB,DB,A19 A0,5.5 微机内存层次结构,随着CPU速度的大幅提高，DRAM
15、成为瓶颈，而用SRAM作为系统的内存，则成本太高无法实现。为解决这一问题，引入了内存层次的概念。,DRAM作为主存：经常使用的数据或程序 SRAM作为高速缓存：使用最频繁但容量 不大的程序或数据 磁盘作为虚拟内存：不太常用但容量较大 的程序或数据,图5.19内存的层次结构,5.5.1 主存储器,1. 存储器组织,（1）16位存储系统,适用于8086/80286/80386SX微处理器。,图5.2016位存储系统基本组织,（2）32位存储系统,适用于80386/80486微处理器。,图5.2132位存储系统基本组织,每个存储体为8位宽度，最大1GB，4个存储体共可寻址4GB存储空间。,（3）64
16、位存储系统,适用于Pentium系列微处理器。,图5.2264位存储系统基本组织,每个存储体为8位宽度，对Pentium，每个存储体最大512MB，8个存储体共可寻址4GB存储空间；对Pentium ProP4，每个存储体最大8GB，8个存储体共可寻址64GB存储空间。,2. 存储器模块,双列直插式：用于8086/80286。 单面直插式（SIMM）：80386/80486。 30线 386/486 72线 486以上 双面直插式（DIMM）：Pentium系列 （168线）（184线）。,5.5.2 高速缓冲存储器,Cache分为L1（一级Cache ）和L2 （二级Cache ）。L1以处理
