6嵌入式最小系统设计讲课资料

《6嵌入式最小系统设计讲课资料》由会员分享，可在线阅读，更多相关《6嵌入式最小系统设计讲课资料（103页珍藏版）》请在金锄头文库上搜索。

1、第 6 章 嵌入式最小系统设计,第一节系统设计概述 第二节S3C44B0X概述 第三节系统硬件基本单元电路设计 第四节S3C44B0X 启动程序设计,第一节系统设计概述,图6.1为嵌入式最小系统原理框图, 如图中所示一个嵌入式控制器自己是不能独立工作的，必须给它提供电源，加上时钟信号、复位信号，如果芯片没有片内程序存储器，则还要加上存储器系统，然后嵌入式控制器才可能工作。其中存储器系统是可选的，这是因为很多面向嵌入式领域的嵌入式微控制器内部设计了程序存储器和数据存储器。这些提供嵌入式控制器运行所必须条件的电路与嵌入式控制器共同构成了嵌入式的最小系统。而大多数基于ARM7处理器核的微控制器都有调

2、试接口，这部分在芯片实际工作时不是必需的，但在开发时很重要，所以把这部分也归入最小系统中。,图6.1 最小系统原理框图,图6.2是一个典型的嵌入式系统硬件结构框图， 部分基本功能描述如下：,JTAG接口可对芯片内部的所有部件进行访问，通过该接口可对系统进行调试、编程等。 系统总线扩展引出了数据总线、地址总线和必需的控制总线，便于用户根据自身的特定要求扩展外围电路。 串行接口电路用于系统与其他应用系统的短距离双向串行通信。 10 M以太网接口为系统提供以太网接入的物理通道，通过该接口，系统可以10Mb/s的速率接入以太网。,第二节S3C44B0X概述,6.2.1 S3C44B0X 引脚及信号描述

3、 6.2.2 S3C44B0X 特性 6.2.3 ARM 存储器 6.2.4 S3C44B0X 存储控制器,第二节S3C44B0X概述,S3C44B0X微处理器是三星公司生产的基于 ARM7TDMI核的微处理器，采用0.25m CMOS工 艺制造，并在ARM7TDMI核基本功能的基础上集成 了丰富的外围功能模块，便于低成本设计嵌入式应 用系统。片上集成的主要功能如下： 在ARM7TDMI基础上增加8 KB的cache。 外部扩充存储器控制器（FP/EDO/SDRAM控制，片选逻辑）。 LCD控制器（最大支持256色的DSTN），并带有1个LCD专用DMA通道。,2个通用DMA通道/2个带外部请

4、求引脚的DMA通道。 2个带有握手协议的UART和1个SIO。 1个多主的IC总线控制器。 1个IIS总线控制器。 5个PWM定时器及1个内部定时器。 看门狗定时器。 71个通用可编程I/O口，8个外部中断源。 功耗控制模式是正常、低、休眠和停止。 8路10位ADC。 具有日历功能的RTC（实时时钟）。 PLL时钟发生器。,6.2.1 S3C44B0X 引脚及信号描述,S3C44B0X引脚如图6.3所示。,S3C44B0X引脚信号的详细描述见表6.1。 表6.1 S3C44B0X引脚信号详细描述,6.2.2 S3C44B0X 特性,1. 体系结构 集成了手持设备和通用嵌入式系统应用的解决方案。

5、 16/32位RISC体系结构和ARM7TDMI处理器内核强大的指令体系。 Thumb代码压缩机，最大代码密度同时保持了32位指令的性能。 基于JTAG的片上集成ICE调试支持解决方案。 328的硬件乘法器。 实现低功耗SAMBA II（三星ARM处理器嵌入式微控制器总线体系结构）的新型总线结构。,2系统管理器 支持大、小端模式（通过外部引脚来选择）。 包含8个地址空间，每个地址空间为32 MB，总共有256 MB。 所有地址空间都可以通过编程设置为8位、16位或32位宽数据对齐访问。 8个地址空间中，6个地址空间可用于ROM、SRAM等存储器，2个用于ROM、SRAM、FP/EDO/SDRA

6、M等存储器。 7个起始地址固定及大小可编程的地址空间。 1个起始地址及大小可变的地址空间。 所有存储器空间的访问周期都可通过编程配置。 提供外部扩展总线的等待周期。 在低功耗模式下支持DRAM/SDARM自动刷新。 支持地址对称或非地址对称的DRAM。,3. cache和片内SRAM 4路相连统一的8KB指令/数据cache。 未作为cache使用的0/4/8KB cache存储空间可作为片内SRAM使用。 cache伪LRU（最近最少使用）的替换算法。 通过在主内存和缓冲区内容之间保持一致的方式写内存。 具有4级深度的写缓冲。 当缓冲区出错时，请求数据填充。,4. 时钟和功耗管理 低功耗。

7、片上PLL使得MCU的工作时钟频率最高为66MHz。 时钟可通过软件选择性地反馈回每个功能块。 功耗管理模式为： 正常模式：正常运行模式。 低速模式：不带PLL的低频时钟。 休眠模式：使CPU的时钟停止。 停止模式：所有时钟都停止。 EINT7:0或RTC警告中断可使功耗管理从停止模式中唤醒。,5. 中断控制器 30个中断源（1个看门狗定时器中断、6个定时器中断、6个UART中断、8个外部中断、4个DMA中断、2个RTC中断、1个ADC中断、1个I2 C中断和1个SIO中断）。 矢量IRQ中断模式缩短中断响应周期。 外部中断源的电平/边沿模式。 可编程的电平/边沿极性。 支持紧急中断请求的FI

8、Q（快速中断请求）。,6. 带PWM的定时器(脉宽可调制) 5个16位带PWM的定时器，1个16位基于DMA或基于中断的内部定时器。 可编程的工作周期、频率和极性。 死区产生器。 支持外部时钟源。 7. 实时时钟RTC 充分的时钟特性：毫秒、秒、分、时、天、星期、月、年。 32.768 kHz时钟。 CPU唤醒的警告中断。 可产生时钟节拍中断。,8. 通用输入/输出端口 8个外部中断端口。 71个（多功能）复用输入/输出口。 9. UART 2个基于DMA或基于中断的UART。 支持5位、6位、7位、8位串行数据传送/接收 在传送/接收时支持硬件握手。 波特率可编程。 支持IrDA 1.0（1

9、15.2 kb/s）。 用于回环测试模式。 每个通道有2个用于接收和发送的内部32字节FIFO。,10. DMA控制器 2路通用的无CPU干涉的DMA控制器。 2路DMA桥（外设DMA）控制器。 支持I/O到内存、内存到I/O、I/O到I/O的桥式DMA传送，有6种DMA请求方式软件、4个内部功能块（UART、SIO、实时器和IIS）和外部引脚。 DMA之间优先级次序可编程。 突发传送模式提高了FPDRAM、EDODRAM和SDRAM的传送率。 支持内存到外围设备的fly-by模式和外围设备到内存的传送模式。 11. A/D转换 8通道多路ADC。 最高转换速率100 kb/s/10b。,12

10、. LCD控制器 支持彩色/单色/灰度LCD。 支持单扫描和双扫描显示。 支持虚拟显示功能。 系统内存可作为显示内存。 专用DMA用于从系统内存中提取图像数据。 可编程屏幕大小。 16级灰度。 彩色模式为256色。,13. 看门狗定时器 16位看门狗定时器。 定时中断请求或系统超时复位。 14. I2 C总线接口 1个基于中断操作的多主的I2 C总线。 8位双向串行数据传送器能够工作于100 kb/s的标准模式和400 kb/s的快速模式。 15. IIS总线接口 1路基于DMA操作的音频IIS总线接口。 每通道8/16位串行数据传送。 支持MSB可调整的数据格式。,16. SIO(同步串行I

11、/O) 1路基于DMA或基于中断的SIO。 波特率可编程。 支持8位SIO的串行数据传送/接收操作。 17. 工作电压范围 内核：2.5 V。 I/O：3.03.6 V。 18. 工作频率 最高达66MHz。 19. 封装 160LQFP/160FBGA。,6.2.3 ARM 存储器,在现代SOC设计中，为了实现高性能，微处理器核必须连接一个容量大、速度高的存储器系统。如果存储器容量太小，就不能存储足够大的程序来使处理器全力处理，如果速度太慢，就不能像处理器执行指令那样快地提供指令。但一般存储器容量大，速度相对会慢。因此，设计一个足够大又足够快的单一存储器，使高性能处理器充分发挥其能力，是有一

12、定困难的，一般的解决方法是构建一个复合的存储器系统，这就是普遍使用的多级存储器层次的概念。,多级存储器包括一个容量小但速度快的从存储器，以及一个容量大但速度慢的主存储器。容量小但速度快的元件是cache，能自动保存处理器经常用到的指令和数据的复制。根据典型程序的实验统计，这个存储器系统的外部行为在绝大部分时间像一个既大又快的存储器。2级存储器原理可扩展为多级存储器层次，如cache、主存和硬盘构成3级存储层次（嵌入式系统目前多是2级的）。这里首先对ARM支持的存储数据类型和处理器中数据存储格式进行介绍，建立起ARM处理器的存储体系的概念。,1. 存储数据类型和存储格式 （1）数据类型 ARM处

13、理器支持以下6种数据类型（较早的ARM处理器不支持半字和有符号字节）： 8位有符号和无符号字节。 16位有符号和无符号半字，它们以2字节的边界对齐。 32位有符号和无符号字，它们以4字节的边界对齐。 ARM指令全是32位的字，并且必须以字为单位边界对齐。Thumb指令是16位半字，而且必须以2字节为单位边界对齐。,在内部，所有ARM操作都面向32位的操作 数，只有数据传送指令支持较短的字节和半字 的数据类型。当从存储器调入一个字节或半字 时，根据指令对数据的操作类型，将其无符号0 或有符号“符号位”扩展为32位，进而作为32位 数据在内部进行处理。 ARM协处理器可以支持其他数据类型，特 别是

14、定义了一些表示浮点数的数据类型。在ARM核内 没有明确地支持这些数据类型，然而在没有浮点协处 理器的情况下，这些类型可由软件用上述标准类型来 解释。,（2）存储器组织 在以字节为单位寻址的存储器中有小端和大端两种方式存储字，这两种方式是根据最低有效字节与相邻较高有效字节相比，是存放在较低的地址还是较高的地址来划分的。两种存储方式如图6.4所示。 小端模式：较高的有效字节存放在较高的存储器地址，较低的有效字节存放在较低的存储器地址。 大端模式：较高的有效字节存放在较低的存储器地址，较低的有效字节存放在较高的存储器地址。 ARM处理器能方便地配置为其中任何一种存储器方式，但其默认设置为小端模式。在

15、本书中将采用小端模式。,（a）小端存储器组织图 （b）大端存储器组织图 图6.4 小端和大端存储器组织,2. 存储器层次简介 存储层次的管理由计算机硬件和操作系统来完 成，典型的计算机存储层次由多级构成，每级 都有特定的容量及速度。 （1）寄存器组 微处理器寄存器组可看作存储器层次的顶层。 典型的RISC微处理器大约有32个32位寄存 器，总共128B，其访问时间为几ns。,（2）片上RAM 如果微处理器要达到最佳性能，采用片上存储器是必 需的。它和片上的寄存器组具有同级的读/写速度。与 片外存储器相比，它有较好的功耗效率，并减少了电 磁干扰。许多嵌入式系统中采用简单的片上RAM而不 是cac

16、he，因为它简单、便宜、功耗低。但片上RAM 又不能太快（消耗太多功率）、太大（占用太多芯片 面积），因为片上RAM和片上寄存器组具有较高 的实现成本，所以一般片上集成RAM的容量是 必须考虑的。,（3）片上cache 片上cache存储器的容量为8K32 KB，访问时间大概为10ns。高性能PC机系统可能有第2级片外cache，其容量为几百KB，访问时间为几十ns。ARM CPU芯片采用多种cache组织结构。 （4）主存储器 嵌入式系统通常没有硬盘，主存储器可以是几MB到1GB的动态存储器，访问时间大约为50ns。,6.2.4 S3C44B0X 存储控制器,在基于ARM核的嵌入式应用系统中可能包含多种 类型的片外存储器件，如Flash、ROM、SRAM和 SDRAM等，而且不同类型的存储器件要求不同的速 度、数据宽度等。为了对这些不同速度、类型、总线 宽度的存储器进行管理，存储器管理控制器是必不可 少的。在基于S3C44B0X处理器的嵌入式系统开发 中，也是通过存储控制器为片外存储器访问提供必要 的控制信号，管理片外存储部件的。 1. S3C44B0X存储