《第05章 总线、总线周期和时序》由会员分享，可在线阅读，更多相关《第05章 总线、总线周期和时序（22页珍藏版）》请在金锄头文库上搜索。
1、第五章 8088的总线、总线周期和时序第一节 总线基本概念,总线是一组信号线的集合 连接计算机系统各功能部件： 芯片内部各部件 主板上各芯片 微机系统各板卡 微机系统之间 传送的信息：地址信息、数据信息和控制信息 总线结构的优点： 简化系统结构，减少模块间连线 ； 便于系统功能的扩充或性能更新； 主板和接口板只要按照总线标准设计，就具有互换性和 通用性，便于大批量生产。,总线标准： 1物理特性：根数、排列方式、插头插座形状 2功能特性：引脚功能 3 电气特性：线上信号传输方向、有效电平范围 4定时特性：线上信号的时间有效性（时序）,总线分类： 从功能上分：数据、地址、控制 从层次上分： 片内
2、片 系统：PC（XT）、ISA（AT）、EISA、PCI 外（通信）：标准并口和串口、USB、IDE、SCSI,第二节8086的引脚功能,引脚功能： 两种模式功能相同的引脚： 1AD0一AD7：地址/数据复用线（输入/输出、三态） 响应中断或DMA时高阻 A8A15：地址线（输入/输出、三态） 3Al6/S3 Al9/S6 ：地址/状态复用线(输出、三态) S6=0，表示80868088CPU当前与总线相连。 S5=IF的状态。 S4和S3状态的组合指出当前正使用哪个段寄存器,最大模式下的引脚： 1S2，Sl，S0(Bus Cycles Status)：总线周期状态信号(输出、三态),最小工作
3、模式（最小组态）最大工作模式（最大组态） MNMx=1 MNMx=0 系统所连存储器或外设数量较少 系统所连存储器或外设数量较多， 要求较强驱动能力 所有的总线控制信号都由CPU 由总线控制器8288产生 直接产生 地址信号通过地址锁存器8282构成同左 数据信号直接由CPU产生或 数据信号通过总线收发器8286供给 通过总线收发器8286供给 开销小，成本低,8282（8BIT数据锁存器） 8286（8BIT双向数据缓冲器） 8288（总线控制器） 8284（时钟发生器） 8289：总线仲裁器,第三节 80868088CPU的总线周期,1时钟周期：时钟脉冲的重复周期，时钟信号CLK由8284
4、产生。 2总线周期：CPU通过片总线对存储器或IO端口进行一次读写操作的过程。 3指令周期：CPU执行一条指令的时间。包括取指、译码和执行 一个指令周期包含若干个总线周期组成 一个总线周期=若干个时钟周期组成（4T以上） 一个基本总线周期=4个时钟周期（T状态） 4等待周期TW：当存储器或IO设备速度慢，不能在T3之前准备好数据或 接收数据，则CPU进行数据的读写时，在T3和T4间增加一个或几个等待状态。 与READY信号有关。 5空闲周期：指BIU空闲。,第四节 典型时序,基本的总线周期： 存储器读/写周期 I/O端口读/写周期 中断响应周期 基本操作： 启动和复位操作 总线保持或总线请求操
5、作等,18284向CPU提供的时钟频率为 28088CPU复位时，至少应维持 个T状态，复位后执行程序的起始地址为 38088CPU执行ADDBX，AX，需 个总线周期 48088的总线周期至少由 个T状态构成 5在8088的延长总线周期中，在 之后插入TW 78088CPU与低速外设或存储器进行数据交换时，要用到 信号线。 ALE引脚的作用： 8088执行OUT DX，AL时， 寄存器的内容送到地址总线上， 寄存器的内容送到数据总线上，M/IO= ，WR= ，RD= ，DT/R= 。 9.执行MOV BX,DI时， 寄存器的内容送到地址总线上，数据总线上的数据给 寄存器，M/IO= ，WR= ，RD= ，DT/R= 。 108288的作用是（ ） A地址锁存器B.数据收发器C.时钟信号发生器 D.总线控制器 11RS-232是一个（ ）标准 A片内总线B.片总线C.串行通信总线 D.系统总线 12在8088最小组态下，可选择的必要芯片有（ ） A8282 B.8284 C.8286D.8288E.8289,4.77MHZ,4,4,FFFF0H,4,T3,READY,地址锁存允许，将地址信号锁入锁存器，解决地址数据线分离问题,DX,AL,0,0,1,1,1,1,0,0,D,C,ABC,DI,BX,
