《电子设计自动化技术第三章quartusII使用》由会员分享，可在线阅读，更多相关《电子设计自动化技术第三章quartusII使用（64页珍藏版）》请在金锄头文库上搜索。
1、1,2010.12,Quartus II 使用,Quartus 简介,Quartus是Altera公司在21世纪初推出的CPLD/FPGA集成开发环境，它是该公司前一代CPLD/FPGA集成开发环境MAX+PUS的更新换代产品。 Quartus提供了一种与结构无关的设计环境，其界面友好，使设计者能方便地进行设计输入、快速处理和器件编程。,Quartus 简介,Quartus提供了完整的多平台设计环境，能满足各种特定设计的需要。Quartus是单片可编程系统（SOPC）设计的综合性环境和SOPC开发的基本设计工具；Quartus与Matlab和DSP Builder结合，可以进行基于FPGA的D
2、SP系统开发，是DSP硬件系统实现的关键EDA工具。Quartus可以直接利用第三方的综合工具，如Leonardo Spectrum，并能直接调用这些工具。Quartus具备仿真功能，同时也支持第三方的仿真工具，如ModelSim。,Quartus 简介,Quartus包括模块化的编译器。Quartus在对设计进行处理时可以进行全编译，也可以单独运行其中的某个功能模块。 Quartus还包含许多十分有用的LPM模块，它们是复杂或高级系统构建的重要组成部分。 Quartus软件加强了网络功能，它具有最新的Internet技术，设计人员可以直接通过Internet获得Altera的技术支持。 Al
3、tera与业界处于领先地位的EDA工具厂商组成ACCESS联盟，确保了Altera EDA工具与这些支持Altera器件的EDA工具之间顺畅接口。,Quartus 简介,Altera致力于提供电路设计人员都非常熟悉的逻辑开发环境。 Altera的新一代开发软件Quartus支持器件种类众多，如APEX20K、 Cyclone、APEX、 Excalibur、 Mercury以及Stratix等新器件系列。 Quartus支持多时钟定时分析、LogicLock基于块的设计、SOPC、内嵌SignalTap逻辑分析仪、功率估计器等高级工具。 Quartus包含有MAX+PLUS的GUI，且易于MA
4、X+PLUS的工程平稳地过渡到Quartus开发环境。,6,第一讲 电子系统设计初步,可编程器件设计流程,建立工程,编写设计文件,指定设计约束,文本输入 图形输入 模块输入,器件选择 管脚分配,编 译,分析 综合 适配,仿 真,建立波形文件 输入仿真节点 输入激励信号,编程 配置,PS模式 JTAG模式 AS模式,7,第一讲 电子系统设计初步,Quartus II软件使用,8,工程建立,9,10,这个界面是让你指定在这个项目中，你将使用哪款芯片。在这个例子中我们选择ACEX1K系列的芯片，所以在Family一栏中选择ACEX1K，在下面我们选择EP1K10TC100-3的芯片。,11,12,1
5、3,下面介绍如何建立一个文本（HDL）设计文件：,14,15,16,编辑文本文件,对文本文件进行编辑时，文本编辑器窗口的标题名称后面将出现一个星号（*），表明正在对当前文本进行编辑操作，存盘后星号消失。 在文本编辑中，我们可以直接利用Quartus软件提供的模板进行语法结构的输入，方法如下： （1）将鼠标指针放在要插入模板的文本行。 （2）在当前位置右击，在快捷菜单中选择Insert Template命令，或单击图中的“插入模板”快捷按钮，则弹出如下图所示的插入模板对话框。 Quartus软件会根据所建立的文本类型（AHDL、VHDL或Verilog HDL），在插入模板对话框中自动选择对应的
6、语言模板。 （3）在下图所示的插入模板对话框的Template Section选项组中选择要插入的语法结构，单击OK按钮确定。 （4）编辑插入的文本结构。,17,插入模版界面,18,建立图形设计文件,建立图形设计文件,19,Quartus图形编辑器也称为块编辑器（Block Editor），用于以原理图（Schematics）和结构图（Block Diagrams）的形式输入和编辑图形设计信息。Quartus的图形编辑器可以读取并编辑结构设计文件（Block Design Files）和MAX+PLUS图形设计文件（Graphic Design Files）。可以在Quartus软件中打开图形
7、设计文件并将其另存为结构图设计文件。在这里，用图形编辑器替代了MAX+PLUS软件中的图形编辑器。,20,Quartus软件为实现不同的逻辑功能提供了大量的基本单元符号和宏功能模块，设计者可以在原理图编辑器中直接调用，如基本逻辑单元、中规模器件以及参数化模块LPM等。可按照下面的方法调入单元符号到图形编辑区。 （1）在图所示的图形编辑器窗口的工作区中双击，或单击图中的“符号工具”按钮，或选择菜单Edit/Insert Symbol，则弹出如下图所示的Symbol对话框。,基本单元符号的输入,21,输入单元符号界面,22,（2）单击单元库前面的加号（+），直到使所有库中的图元以列表的方式显示出来
8、；选择所需要的图元或符号，该符号显示在Symbol对话框的右边；单击OK按钮，所选择符号将显示在下图的图形编辑工作区域，在合适的位置单击放置符号。重复步骤，即可连续选取库中的符号。 如果要重复选择某一个符号，可以在上图中选中“重复输入”复选框，选择一个符号以后，可以在图形编辑区重复放置。放置完成后右击，选择Cancel命令取消放置符号。,23,输入设计项目和存盘,元件输入对话框,24,（3）要输入74系列的符号，方法与步骤（2）相似，选择其他库，打开maxplus2列表，从其中选择所要的74系列符号。 当选择其他库或兆功能函数库中的符号时，图中的“以块形式插入”复选框有效。如果选中该复选框，则
9、插入的符号以图形块的形状显示。 （4）如果知道图形符号的名称，可以直接在Symbol对话框的符号名称文本框中输入要调入的符号名称，Symbol对话框将自动打开输入符号名称所在的库列表。如直接输入74161，则Symbol对话框将自动定位到74161所在库中的列表。 （5）图形编辑器中放置的符号都有一个实例名称（如inst1，可以简单理解为一个符号的多个复制项的名称），符号的属性可以由设计者修改。在需要修改属性的符号上右击，在弹出的下拉菜单中选择Properties命令，则弹出Symbol Properties对话框，如图所示。在General选项卡中可以修改符号的实例名；Ports可以对端口状
10、态进行修改；Parameters选项卡中可以对LPM的参数进行设置；Format选项卡可以修改符号的显示颜色等。,25,要建立一个完整的原理图设计文件，调入所需要的逻辑符号以后，还需要根据设计要求进行符号之间的连线，以及根据信号I/O类型放置I/O或双向引脚。 （1）连线 符号之间的连线包括信号线和总线。如果需要连接两个端口，则将鼠标指针移动到其中一个端口上，这时鼠标指针自动变为“+”形状，一直按住鼠标的左键并拖动鼠标到达第二个端口，放开左键，即可在两个端口画出信号线或总线。在连线过程中，当需要在某个地方拐弯时，只需要在该处放开鼠标左键，然后再继续按下左键拖动即可。 （2）放置引脚 引脚包括输
11、入（input）、输出（output）和双向（bidir）三种类型，放置方法与放置符号的方法相同，即在图形编辑窗口的空白处双击，在Symbol对话框的符号名称文本框中输入引脚名，或在基本符号库的引脚库中选择，单击OK按钮，对应的引脚就会显示在图形编辑窗口中。 要重复放置同一个符号，可以在Symbol对话框中选中重复输入复选框，也可以将鼠标指针放在要重复放置的符号上，按下Ctrl键和鼠标左键不放，此时鼠标指针右下角会出现一个加号，拖曳鼠标指针到指定位置，松开鼠标左键就可以复制符号了。,26,为引线和引脚命名 引线的命名方法是：在需要命名的引线上单击一下，此时引线处于被选中状态，然后输入名字。对单
12、个信号线的命名，可用字母、字母组合或字母与数字组合的形式，如A0、A1、clk等；对于n位总线的命名，可以采用An1.0形式，其中A表示总线名，可以用字母或字母组合的形式表示。 引脚的命名方法是：在放置引脚的pin_name处双击，然后输入该引脚的名字，或在需命名的引脚上双击，在弹出的引脚属性对话框的引脚名称文本框中输入该引脚名。引脚的命名方法与引线命名一样，也分为单信号引脚和总线引脚。,27,选择图形文件后，next，出现如下图形设计编辑窗； 双击输入元件和引脚，并连接电路，完成设计。 保存文件。,28,29,接下来编译写好的程序：,编译,30,编译窗口,31,开始：,32,修改所有编译中出
13、现的错误； 编译中出现的警告一般可以忽略。,仿真,仿真分：功能仿真、时序仿真。,33,34,35,36,设置激励信号，并保存波形文件：,37,选择仿真工具，进行仿真：,38,仿真工具：,39,仿真结果：,怎样验证仿真结果是否正确？,40,层次化原理图设计方法,将所需元件全部调入原理图编辑窗并连接好,将设计项目设置成可调用的元件,41,层次化原理图设计方法,连接好的全加器原理图f_adder.bdf,设计全加器顶层文件,42,管脚分配,重新编译,下载至芯片,43,管脚锁定： 当一个项目的顶层实体设计完成后，就可以进行管脚锁定和约束。 锁定前先进行一些设置：AssignmentDevice,器件与
14、管脚选项,Device s : IN BIT; y : OUT BIT ) ; END ENTITY mux21a ; ARCHITECTURE one OF mux21a IS BEGIN y = a WHEN s = 0 ELSE b ; END ARCHITECTURE one ;,52,ENTITY mux21a IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS SIGNAL d,e : BIT; BEGIN d = a AND (NO
15、T S) ; e = b AND s ; y = d OR e ; END ARCHITECTURE one,53,ENTITY mux21a IS PORT ( a, b, s: IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN PROCESS (a,b,s) BEGIN IF s = 0 THEN y = a ; ELSE y = b ; END IF; END PROCESS; END ARCHITECTURE one ;,54,宏功能模块概述,Altera LPM宏功能模块是一些复
16、杂或高级的构建模块，可以在Quartus设计文件中和门、触发器等基本单元一起使用，这些模块的功能一般都是通用的，比如Counter、FIFO、RAM等。 Altera可以提供的基本宏功能模块有门单元模块、算术运算模块、I/O模块和存储器模块等。,55,LPM_ROM宏模块应用,定制LPM_ROM元件,定制新的宏功能块,56,4.4 LPM_ROM宏模块应用,4.4.3 定制LPM_ROM元件,LPM宏功能块设定,57,4.4 LPM_ROM宏模块应用,4.4.3 定制LPM_ROM元件,选择data_rom模块数据线和地址线宽,58,LPM_ROM宏模块应用,定制LPM_ROM元件,选择地址锁存信号inclock,59,LPM_ROM宏模块应用,定制LPM_ROM元件,调入ROM初始化数据文件并选择在系统读写功能,60,LPM_ROM宏模块应用,定制LPM_ROM元件,LPM_ROM设计完成,61,【例】 LIBRARY ieee; USE ieee.std_logic_1164.
