《(正版)数字电子技术课程设计基于FPGA数字电子时钟设计与实现[32页]》由会员分享，可在线阅读，更多相关《(正版)数字电子技术课程设计基于FPGA数字电子时钟设计与实现[32页]（28页珍藏版）》请在金锄头文库上搜索。
1、SHANGHAI NORMAL UNIVERSITY TIANHUA COLLEGE数字电子技术课程设计基于FPGA的数字电子时钟设计与实现系部：电子与信息工程系专业班级：09秋电子（1）班小组成员：XXXX XX指导教师：XX XX完成日期2011年1 2月目录所用设备与器材11.1仪器设备11.2器件1二. 系统方案12. 1设计思想12. 1. 1课题背景综述12. 1.2 Quartus II软件介绍以及如何使用22. 2工作原理及系统框图5三. 软件方案73. 1程序流程图73.2程序淸单10四. 调试及结果144. 1模块仿真144. 2系统仿真164. 3程序下载164. 4分析
2、运行结果1820112 匕海师范大学尺华学院电信系敌：优成爲件切卫用仪业课杵设讣一. 所用设备与器材1.1仪器设备DE2-70、 PC 机、GWINSTEC SFG.20101.2器件数码管、LED灯、微动开关、拨动开关、USB-BLEAST模块、电源模块二. 系统方案2.1设计思想2. 1.1课题背景数字时钟与机械时钟相比具有更高的准确性和直观性，且无机械装置，具 有更长的使用寿命。此外，数字时钟可以扩展一些额外的功能，诸如定时自动 报警、按时自动打铃、时间程序自动控制、定时广播、自动开关路灯、通断动 力设备、甚至各种定时电器的自动启用等，但是所有这些，都是以钟表数字化 为基础的。因此，研究
3、万年历及扩展其应用，有着非常现实的意义。由于现场 可编程门阵列(FPGA)具有门阵列的高逻辑密度和高可靠性以及可编码逻辑器 件的用户可编程特性，因此，在FPGA基础上设计万年历可以很大程度的减少系 统设计和维护的风险，降低产品成本，缩短设计周期。2.1.2 Quartus 11 软件Quartus II是Altera公司的综合性PLD开发软件，支持原理图、VHDLn VerilogHDL 以及 AHDL (Altera Hardware Description Language)等多 种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件 配置的完整PLD设计流程。Quartus
4、 II可以在XP、Linux以及Unix上使用， 除了可以使用Tel脚本完成设计流程外，提供了完善的用户图形界面设计方式。 具有运行速度快，界而统一，功能集中，易学易用等特点。2011.12匕海师范A:学夭华学院电信系数字集成器件打应用专业课F*设计Quartus II 支持 Altera 的 IP 核，包含了 LPM/MegaFunction 宏功能模块 库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。 对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的 第三方EDA工具。此外，Quartus II通过和DSP Builder I具与 Matlab/
5、Simulink相结合，可以方便地实现各种DSP应用系统：支持Altera的 片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑 设计于一体，是一种综合性的开发平台。Maxplus II作为Altera的上一代 PLD设计软件，由于其出色的易用性而得到了广泛的应用。目前Altera已经停 止了对Maxplus II的更新支持，Quartus II与之相比不仅仅是支持器件类型 的丰富和图形界而的改变。Altera在Quartus II中包含了许多诸如 SignalTap II、Chip Editor 和 RTL Viewer 的设计辅助工具，集成了 SOPC 和 HardC
6、opy设计流程，并且继承了 Maxplus II友好的图形界面及简便的使用方 法。Altera Quartus II作为一种可编程逻辑的设计环境，由于其强大的设计 能力和直观易用的接口，越来越受到数字系统设计者的欢迎。Altera的Quartus II可编程逻辑软件属于第四代PLD开发平台。该平台 支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。 Quartus 平台与 Cadence、ExemplarLogic、MentorGraphicsx Synopsys 和 Synplicity等EDA供应商的开发工具相兼容。改进了软件的LogicLock模块设 计功能，增
7、添了 FaslFit编译选项，推进了网络编辑性能，而且提升了调试能 力。支持MAX7000/MAX3000等乘积项器件。使用方法：（一）在F订e（文件）中找到New Project Wizard创建一个新的工程。如图1所 示：cr .#&9 Si0 二“. . - ，* * rw*O CJACJT S* I IT1期1u -UUF ；一-J图1 打开FILE文件（二）在第一栏中输入工程存取的路径，第二第三栏输入工程名和实体名，必 须一样，如图2所示：920113卜海师范大学夭华学院电倍系数7集成器件与战用专业课稈设计图2存取路径（三）将相关的文件加入进来，没有相关的文件可跳过此步。如图3所示:
8、图.3添加相关文件（四）选择相关的Devices的名字，选用的是数字编号为896c6的device。图 4 选择 896C6 的 Devices（五）选择相应的文件类型，我们选用的是Verilog HDL F订e,如图5图5打开Verilog文件2. 2系统工作原理2. 2. 1系统框图其基本功能框图如图设计并仿真实现一个基于FPGA的数字电子时钟,2011.12匕海师范A:学夭华学院电信系数字集成器件打应用专业课F*设计6。振荡器采用ALTERA的DE2-70开发板的50UHz输出，分频器将50HHz的方波 进行分频进而得到1Hz的标准秒脉冲，时、分、秒计时模块分别由二十四进制 时计数器、六
9、十进制分计数器和六十进制秒计数器完成，校时模块完成时和分 的校正。电子时钟可扩展功能为：仿电台报时和定时闹钟等，如图6所示。图6数字电子时钟组成框图2. 2.2系统基本功能 1）设计一个具有时、分、秒计时的数字电子时钟电路:2）按照24小时制计时，或电路可选24进制计时和12进制计时:3）准确计时，以数字形式显示时、分、秒的时间：4）具有分、时校正功能，校正输入脉冲频率为1Hz；5）复位功能，时、分、秒计时淸零。2.2.3系统的显示单元显示单元：共阳极数码管作用：用来显示时钟的数字信号。如图7所示Vcc 共RBtft URD图7共阳极数码管三. 系统软件方案3.1系统各单元流程用流程图描述软件
10、设计思路。流程图绘制要规范，如处理为矩形框，判断为 棱形框等，不宜太粗，并以文字说明来阐述软件工作原理六进制流程图#图8六进制流程图十进制流程图图9 10进制流程图24进制流程图2011.12上海师范A:学尺华学院电信系数字集成爲件打歳用业课秤设汁6乔:升沿“NCR卜降沿NCR=0?YCNTH 2amllH-2andCCTL3?（和円？Mliil 零.CNTHWNT+lCNTL-CWI,CNTI【拎CNTH保批 CNTL-CNTI.*!保持Y酒零60进制流程图图10 24进制流程图图11 60进制流程图201L12卜 海师范大学夭华学院电信系数字集成器件打应用专业课秤设计8LED七段引脚图12
11、 LED七段引脚顶层文件S I AR IIK K-I59Cn9C nfl,-( ntL Illlotirl.)Cnt-0cmCn(IIHCuYnZ(Second)C ntl-Cntl*!(Miniate)图13顶层文件3.2程序清单1 .柚制counter6module counters(Q, nCR, EN, CP);input CP, nCR, EN:output 3:0 Q:reg 3:0 Q;always (posedge CP or negedge nCR)beginif(、nCR) Q=4bOOOO;/if nCR=0, counter is clearelse if CEN) Q
12、=Q:if EN=0, stop counteringelse if(Q=4，b0101) Q=4* bOOOO：else Q=Q+T bl：/counter+endEndmodule2曲制counterlOmodule counterlO(Q, nCR, EN, CP):input CP, nCR, EN:output 3:0 Q;reg 3:0 Q;always (posedge CP or negedge nCR)beginif(、nCR) Q=4* bOOOO：/if nCR=O, counter is clearelse if CEN) Q=Q:/if EN=O, stop coun
13、teringelse if(0=4*51001) Q=4*b0000：else Q=Q+T bl;/counter+endEndmodule3.二十四进制counter24module counter24 (CntH, CntL, nCRl, EN, CP):input CP, nCRl, EN：output 3:0 CntH, CntL：reg 3:0 CntH, CntL：always (posedge CP or negedge nCRl)beginif CnCRl) CntH, CntL=8* hOO：/if nCR=0, counter is clearelse ifCEN) CntH, CntL2) | (CntH=2)&(CntL=3)(CntH, CniL=8 hOO：JUQ0匚-ndlno-Nnu.do 4nd.s二 D 舀 uu ausoteluno。olnpoul 09uno。 w+v olnpoulpuu puoPUQ 二 q J +2u9=ynu。=U3=H1U3 u - 8q Oslopuaooooq 肆 ynu。二
