《数字电子技术第四章 触发器》由会员分享，可在线阅读，更多相关《数字电子技术第四章 触发器（41页珍藏版）》请在金锄头文库上搜索。
1、第四章 触发器,概述,一、基本要求,1. 有两个稳定的状态(0、1)，以表示存储内容；,2. 能够接收、保存和输出信号。,二、现态和次态,1. 现态：,触发器接收输入信号之前的状态。,2. 次态：,触发器接收输入信号之后的状态。,三、分类,1. 按电路结构和工作特点：,基本、同步、边沿。,2. 按逻辑功能分：,RS、JK、D 和 T(T )。,3. 其他：,TTL 和 CMOS，分立和集成。,G2,4.1 基本触发器,4.1.1 由与非门组成,一、电路及符号,Q = 0,0 态,Q = 1,1 态,G2,二、工作原理,Q = Q,“保持”,0,1,Q = 0,0 态,“置 0”或“复位” (R
2、eset),1,0,Q = 1,1 态,“置 1”或“置位” (Set),1 态,0 态,信号同时撤消：,状态不定 (随机),与非门组成的基本 RS 触发器特性表,注意,特性方程:,简化波形图,设触发器初始状态为0：,Q,Q,信号同时撤消,出现不确定状态,注意,弄清输入信号是低电平有效还是高电平有效。,基本 RS 触发器的两种形式,S,R,Q,四、基本 RS 触发器主要特点,1. 优点：结构简单， 具有置 0、置 1、保持功能。,2. 问题：输入电平直接控制输出状态，使用不便，抗干扰能力差；R、S 之间有约束。,波形图,TTL 集成基本触发器,74279、74LS279,4.1.3 集成基本触
3、发器,74279、74LS279,同步触发器：,触发器的工作状态不仅受输入端 (R、S) 控制，而且还受时钟脉冲(CP) 的控制。,CP (Clock Pulse):,等周期、等幅的脉冲串。,基本 RS 触发器：,S 直接置位端；,R 直接复位端。,(不受 CP 控制),同步触发器：,同步 RS 触发器,同步 D 触发器,4.2 同步触发器,4.2.1 同步 RS 触发器,一、电路组成及工作原理,1. 电路及逻辑符号,曾用符号,国标符号,2. 工作原理,当 CP = 0,保持,当 CP = 1,与基本 RS 触发器功能相同,特性表：,特性方程:,约束条件,CP = 1期间有效,二、主要特点,1
4、. 时钟电平控制,CP = 1 期间接受输入信号；,CP = 0 期间输出保持不变。,（抗干扰能力有所增强）,2. RS 之间有约束,CP,R,S,解：,例 试对应输入波形画出下图中 Q 端波形。,原态未知,Q,4.2.2 同步 D 触发器,一、电路组成及工作原理,（CP = 1期间有效）,简化电路：省掉反相器。,二、主要特点,1. 时钟电平控制，无约束问题；,2. CP = 1 时跟随。,下降沿到来时锁存,三、集成同步 D 触发器,1. TTL 74LS375,四、同步触发器的特点,同步触发器的触发方式为电平触发式,同步触发器的共同缺点是存在空翻 ，空翻可导致电路工作失控。,触发脉冲作用期间
5、，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。,4.3边沿触发器功能分类、功能及表示方法,一、边沿触发器功能分类,定义,在CP作用下，J、K取值不同时， 具有保持、置0、 置1、翻转功能的电路，都叫做JK型时钟触发器。,1. JK 型触发器,符号,特性表,Q n,0,1,保持,置0,置1,翻转,CP下降沿 时刻有效,Q n,0,1,保持,置0,置1,翻转,CP下降沿 时刻有效,特性方程,CP 下降 沿触发,J = 0 K = ,J = 1， K = ,J = K= 0,J = ， K = 1,JK 触发器状态图,JK 触发器时序图,特点：表述了CP 对输入和触发器状
6、态在时间上的对应 关系和控制或触发作用。,TTL 边沿 JK 触发器,CP 下降沿触发,74LS112 (双 JK 触发器),边沿JK触发器的主要特点, CP 的上升沿或下降沿触发；, 抗干扰能力极强，工作速度很高，在触发沿瞬间，按 的规定更新状态；,功能齐全(保持、置 1、置 0、翻转)，使用方便。,2. D 型触发器,符号,特性表,特性方程,CP 上升沿 时刻有效,置 0,置 1,定义,在CP作用下，D 取值不同时， 具有置0、置1 功能的电路，都叫做 D 型时钟触发器。,D 触发器状态图：,D = 0,D = 1,D = 1,D = 0,D触发器时序图,CP 上升 沿触发,2. TTL
7、边沿 D 触发器,7474 (双 D 触发器),符号,引出端 功能,特性表, ,3. 边沿D触发器主要特点 CP 的上升沿(正边沿)或下降沿(负边沿)触发； 抗干扰能力极强； 只有置 1、置 0 功能。,3. T 型触发器,保持,翻转,CP 下降沿时刻有效,4. T 型触发器,翻转,CP 下降沿时刻有效,在CP作用下，当T = 0时保持状态不变，T =1 时状态 翻转的电路，叫T 型时钟触发器。,只有CP输入端，没有数据输入端，每来一个CP就翻转一次的电路叫T 型时钟触发器.,三、边沿触发器逻辑功能表示方法间的转换,1.特性表 卡诺图、特性方程、状态图和时序图,0,1,0,0,1,1,1,0,
8、(1) 特性表 卡诺图、状态图,(2) 特性表 特性方程,向时序图的转换(略),2. 状态图 特性表、卡诺图、特性方程和时序图,0 0 0 0,0 1,0 1,0,1,0 0,0,0,1 1,1,1,1 0,1,0,状态图 时序图,例 4.3.1 已知 CP、J、K 波形，画输出波形。 假设初始状态为 0。,J K,1 0,0 1,1 1,0 0,0 0,Q,0,1,0,0,1,1,3.不同触发器间的相互转换（补充）,因此，令,已有 Qn+1 = D 欲得 Qn+1 =,因此，令D =,例 下图为分频器电路，设触发器初态为 0，试画出 Q1、Q2 的波形并求其频率。,解：,fQ1 = fCP/
9、2 = 2 MHz， fQ2 = fCP/4 = 1 MHz,CP,对 CP 二分频,对 CP 四分频,4.触发器应用举例（补充）,解：,例 试对应输入波形画出下图电路的输出波形。,4.4 触发器的电气特性,4.4.1 静态特性（略）,4.4.2 动态特性,一、输入信号的建立时间和保持时间,1. 建立时间 tset,指要求触发器输入信号 先于 CP 信号的时间。,2. 保持时间 th,指保证触发器可靠翻转， CP 到来后输入信号需保持的时间。,边沿 D 触发器的 tset 和 th 均在 10 ns 左右。,二、时钟触发器的传输延迟时间,1. tPHL,为输出端由高电平变为低电平的传输延迟时间
10、。,TTL 边沿 D 触发器7474， tPHL 40 ns。,2. tPLH,为输出端由低电平变为高电平的传输延迟时间。,7474， 25 ns。,三、时钟触发器的最高时钟频率 fmax,由于每一级门电路的传输延迟，使时钟触发器的最高工作频率受到限制。,7474， fmax 15 MHz。,第四章 小 结,一、触发器和门电路一样，也是组成数字电路的基本逻辑单元。它有两个基本特性：,1. 有两个稳定的状态（0 状态和 1 状态）。,2. 在外信号作用下，两个稳定状态可相互转换；没有外信号作用时，保持原状态不变。,因此，触发器具有记忆功能，常用来保存二进制信息。,二、触发器的逻辑功能,指触发器输
11、出的次态 Qn+1 与输出的现态 Qn 及输入 信号之间的逻辑关系。触发器逻辑功能的描述方法主要 有特性表、卡诺图、特性方程、状态转换图和波形图 （时序图）。,二、触发器的分类,1. 根据电路结构不同，触发器可分为,（1）基本触发器：输入信号电平直接控制。,特性方程,（2）同步触发器：时钟电平直接控制。,特性方程,同步 RS 触发器,CP = 1（或 0）时有效,同步 D 触发器,（约束条件）,（3）边沿触发器：时钟边沿控制。,CP上升沿（或下降沿）时刻有效,特性方程,边沿 D 触发器,边沿 JK 触发器,2. 根据逻辑功能不同，时钟触发器可分为,二、触发器的分类,（1）RS 触发器,（约束条件）,（3）D 触发器,（4）T 触发器,（5）T 触发器,利用特性方程可实现不同功能触发器间逻辑功能的相互转换。,（2）JK 触发器,解,SD、RD 异步置位（置1）、复位（置0）端。,CP 上升沿触发。,CP,D,SD,RD,Q,三、本章要求,掌握常用触发器的工作特点、符号、逻辑功能 和特性方程，会画工作波形。,了解触发器各种逻辑功能间的转换方法。,理解触发器及其简单应用电路的分析方法。,掌握与非门结构基本 RS 触发器的电路、逻辑 功能和工作特点。,掌握触发器的 0 态、1 态、置 0、置 1、触发方 式、现态、次态和空翻等概念。,了解触发器逻辑功能的描述方法。,
