《数字电子技术基础(第四章 组合逻辑电路)》由会员分享，可在线阅读，更多相关《数字电子技术基础(第四章 组合逻辑电路)（116页珍藏版）》请在金锄头文库上搜索。
1、中英文日报导航站 ,第三章 组合逻辑电路,内容提要,本章重点介绍组合逻辑电路的特点、分析与设计。在此基础上，介绍常用的集成组合逻辑电路。最后介绍组合逻辑电路上存在地竞争冒险现象，产生的原因及消除的方法。,在这一章中，应能在给定电路的情况下，分析其逻辑功能；也可在给定逻辑要求的情况下，用逻辑电路实现。另外对于集成组合逻辑电路，如编码器、译码器、数据选择器等，应了解其电路的逻辑功能、输出输入的逻辑关系、利用它们实现逻辑功能。重点是译码器和数据选择器。,中英文日报导航站 ,本章主要内容,4.1 概述 4.2 组合逻辑电路的分析和设计 4.3 若干常用的组合逻辑电路 4.4 组合逻辑电路中的竞争冒险现
2、象,中英文日报导航站 ,4.1 概述,1.组合逻辑电路的特点,任意时刻的输出仅仅取决于该时的输入，与电路原来的状态无关。,例如对于图4.1.1所示电路,其输出端的逻辑式为,输出和输入的真值表如表4.1所示,此电路为半加器，当输入端的值一定时，输出的取值也随之确定，与电路的过去状态无关，无存储单元，属于组合逻辑电路。,中英文日报导航站 ,2. 逻辑功能的描述,逻辑功能的描述可以用逻辑函数、逻辑图及真值表来实现。由于逻辑图不够直观，一般需要将其转换成逻辑函数或真值表的形式。,对于任何一个多输入、多输出的组合逻辑电路来讲，都可以用4.1.2所示框图来表示。,其中：a1、 a2 an表示输入变量，y1
3、、y2 ym表示输入变量，,4.1 概述,中英文日报导航站 ,其输出输入的逻辑关系可表述为,在电路结构上信号的流向是单向性的，没有从输出端到输入端的反馈。电路的基本组成单元是逻辑门电路，不含记忆元件。但由于门电路有延时，故组合逻辑电路也有延迟时间。,4.1 概述,中英文日报导航站 ,4.2.1 组合逻辑电路的分析方法,4.2 组合逻辑电路的分析方法和设计方法,组合逻辑电路分析就是给定某逻辑电路，分析其逻辑功能。,分析的步骤为,a. 由所给电路写出输出端的逻辑式；,b.将所得的逻辑式进行化简；,d. 由真值表分析电路的逻辑功能，即是做什么用的。,c. 由化简后的逻辑式写出输出输入的真值表；,中英
4、文日报导航站 ,例4.2.1 分析图 4.2.1所示逻辑电路的逻辑功能。,解：a.由图可得,4.2.1 组合逻辑电路的分析方法,中英文日报导航站 ,b.化简：,其卡诺图为,化简后,4.2.1 组合逻辑电路的分析方法,中英文日报导航站 ,c.由上述最简逻辑式可得输出输入的真值表如表4.2.1所示,d.由真值表可知此电路为非一致电路，即输入A、B、C取值不一样时输出为1,否则为0.其电路的特点是无反变量输入。,4.2.1 组合逻辑电路的分析方法,表4.2.1,中英文日报导航站 ,例4.2.2 分析图4.2.2所示电路的逻辑功能,解：由4.2.2图可得,其真值表为,其逻辑功能为半加器。,4.2.1
5、组合逻辑电路的分析方法,中英文日报导航站 ,练习：如图4.2.3所示电路，分析其逻辑功能。,解：输出端的逻辑式为,输出输入真值表为,由真值表可知，为全加器,4.2.1 组合逻辑电路的分析方法,中英文日报导航站 ,4.2.2 组合逻辑电路的设计方法,组合逻辑电路的设计就是根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路。,所谓的最简就是指实现的电路所用的器件数最少、器件的种类最少、器件之间的连线也最少。,其步骤为,一、 进行逻辑抽象,1. 分析事件的逻辑因果关系，确定输入变量和输出变量；,2.定义逻辑状态的含义，即逻辑状态的赋值；,3.根据给定的逻辑因果关系列出逻辑真值表。,逻辑抽象
6、的其步骤,中英文日报导航站 ,二 、写出逻辑函数式,4.2.2 组合逻辑电路的设计方法,根据对电路的具体要求和实际器件的资源情况而定。,如与非与非式，或非或非式等。,五 、根据化简或变换后的逻辑函数式，画出逻辑电路的连接图。,六 工艺设计,由得到的真值表写出输出变量的逻辑函数式。,三、 选定器件的类型,四 、将逻辑函数化简或变换成适当地形式,中英文日报导航站 ,组合逻辑电路的设计过程也可用图4.2.4的框图来表示,4.2.2 组合逻辑电路的设计方法,中英文日报导航站 ,例3.2.3设两个一位二进制数A和B，试设计判别器，若AB,则输出Y为1，否则输出Y为0.,解：1.由题意列出真值表为,2.
7、由真值表写出输出端的逻辑式,3. 画出逻辑电路图，如图3.2.5所示,4.2.2 组合逻辑电路的设计方法,中英文日报导航站 ,例3.2.4 设 x 和y 是两个两位的二进制数，其中xx1 x2，yy1 y2，试设计一判别器，当x y 时，输出为1； 否则为0，试用与非门实现这个逻辑要求,解：根据题意列出真值表为,由真值表写出输出函数式为,卡诺图为,4.2.2 组合逻辑电路的设计方法,中英文日报导航站 ,则化简后的逻辑函数为,逻辑电路为,4.2.2 组合逻辑电路的设计方法,中英文日报导航站 ,练习,1.试设计一逻辑电路供三人表决使用。每人有一电键，如果他赞成，就按电键，表示为1;如果不赞成，不按
8、电键，表示0.表决结果用指示灯表示。若多数赞成，则指示灯亮，输出为1,否则不亮为0。,2.某同学参加四门课程考试，规定(1)课程A及格得1分，不及格为0分；(2)课程B及格得2分，不及格为0分；（3)课程C及格得4分，不及格为0分；（4)课程D及格为5分，不及格为0分。若总得分大于8分（含8分），则可结业。试用与非门实现上述逻辑要求。,3.设计一个一位二进制全减器：输入被减数为A，减数为B，低位来的借位数为C，全减差为D，向高位的借位数为Ci.,4.2.2 组合逻辑电路的设计方法,中英文日报导航站 ,4.3 若干常用的组合逻辑电路,4.3.1 编码器,编码：为了区分一系列不同的事物，将其中的每
9、个事物用二值代 码表示。,编码器：由于在二值逻辑电路中，信号是以高低电平给出的，故编码器就是把输入的每一个高低电平信号变成一个对应的二进制代码。,编码器分为普通编码器和优先权编码器。根据进制可分为二进制编码器和二十进制编码器,中英文日报导航站 ,I0I7为信号输入端，高电平有效；Y2Y1Y0为三位二进制代码输出端，由于输入端为8个，输出端为3个，故也叫做8线3线编码器,一、 普通编码器,4.3.1 编码器,如3位二进制普通编码器，也称为8线3线编码器，其框图如图4.3.1所示,中英文日报导航站 ,其输出输入的真值表为,4.3.1 编码器,利用无关项化简得到其输出端逻辑式为,特点：任何时刻只允许
10、输入一个编码信号,中英文日报导航站 ,其逻辑电路如图4.3.2所示,4.3.1 编码器,图4.3.2 3位二进制编码器（8线3线编码器）,中英文日报导航站 ,二 、优先编码器,普通编码器每次只能输入一个信号。而优先编码器可以同时输入几个信号，但在设计时已经将各输入信号的优先顺序排好。当几个信号同时输入时，优先权最高的信号优先编码。,下面以8线3线优先编码器74HC148为例，其逻辑符号如图4.3.3所示，内部电路如书P170图4.3.3.所示。,4.3.1 编码器,链接,中英文日报导航站 ,由P170图4.3.3可知，如果不考虑输出扩展端，8线-3线优先编码器（设I7优先权最高，I0优先权最低
11、）其输出端的逻辑式为,4.3.1 编码器,其中S为选通输入端，当S0时，S 1时所有输出端均被锁定在高电平，即 I 7 I 011。当S1时，S 0，编码器正常工作。,链接,中英文日报导航站 ,由P170图4.3.3可知，不考虑扩展端，8线-3线优先编码器（设I7优先权最高，I0优先权最低）其真值表如表所示,4.3.1 编码器,链接,中英文日报导航站 ,为了扩展电路的功能和使用的灵活性，在8线3线优先编码器74HC148中附加了选通输出端Y S和扩展端Y EX，且由P170图4.3.3可知,4.3.1 编码器,链接,为0时，电路工作无编码输入,为0时，电路工作有编码输入,中英文日报导航站 ,7
12、4HC148的真值表如下表,4.3.1 编码器,中英文日报导航站 ,说明：,4.3.1 编码器,中英文日报导航站 ,4.3.1 编码器,中英文日报导航站 ,例3.3.1试用两片74HC148接成16线4线优先编码器，将A0 A1516个低电平输入信号编为00001111 16个4位二进制代码，其中A15的优先权最高， A0的优先权最低,解：a.要求16个输入端，正好每个74LS148有8个输入端，两片正好16个输入端,满足输入端的要求；,4.3.1 编码器,中英文日报导航站 ,b.根据优先权的要求，若第一片的优先级比第二片高，则第一片的输入为A15 A8，第二片的输入为A7 A0。当第一片工作
13、，即有输入信号时，第二片禁止工作，也就是使得第二片的S1。,由表中可知可将第一片的YS接到第二片的S上,4.3.1 编码器,A15,A8,A7,A0,中英文日报导航站 ,c. 由于74HC148输出端只有3个，要想根据要求输出为4线，必须借用第一片的扩展端YEX。由于有输入时，YEX0，无输入时YEX1，故加反相器可作输出四位二进制数码的最高位。,4.3.1 编码器,d.由于74HC148禁止工作或允许工作而无输入信号时，输出端的状态为111,故输出四位二进制代码的低三位可由两片输出端与非构成。,中英文日报导航站 ,其逻辑接线图如图4.3.4所示。,4.3.1 编码器,优先级,第一片为高优先权
14、 只有(1)无编码输入时，(2)才允许工作 第(1)片YEX0时表示对A15 A8 的编码 低3位输出应是两片的输出的“与非”,中英文日报导航站 ,三、 二十进制优先编码器74LS147,即将十个信号编成10个BCD代码。其内部逻辑图见书P173图4.3.5所示。其逻辑符号如图4.3.5所示,4.3.1 编码器,其中：,I9 I0为10个输入信号， I9的优先权最高， I0的优先权最低； Y3 Y0为四位二进制BCD码的输出端,中英文日报导航站 ,其功能表为,注：1. 当I0有输入信号，其他输出为高电平，输出Y3 Y2 Y1 Y01111；,4.3.1 编码器,2. 输出代码为对应二进制BCD
15、码的反码，如I60时，输出为Y3 Y2 Y1 Y01001 ，为0110的反码,中英文日报导航站 ,4.3.2 译码器,译码器就是将每个输入的二进制代码译成对应的输出高、低电平信号，和编码器逆过程。常用的译码器分为二进制译码器、二十进制译码器和显示译码器。,一、二进制译码器,即将N位二进制代码译成2N个高低电平信号，称为N线 2N线译码器。如N3,则可译2N8个高低电平信号，称为3线8线译码器。,图3.3.6为3线8线译码器的框图。其中： A2A0二进制代码输入端； Y7Y0信号输出端,图4.3.6 3线8线译码器的框图,中英文日报导航站 ,其真值表如表,4.3.2 译码器,各输出端逻辑式为,
16、称为最小项译码器,中英文日报导航站 ,上述最小项3线8线译码器由二极管与门阵列构成的电路如图4.3.7所示,设Vcc5V，输入信号的高低电平为3V和0V，二极管导通压降为0.7V,4.3.2 译码器,1.二极管与门阵列构成的3位二进制译码器,图4.3.7二极管与门阵列构成的3线8线译码器,中英文日报导航站 ,则当A2A1A0=010时，则只有Y21,图4.3.7二极管与门阵列构成的3线8线译码器,4.3.2 译码器,注：二极管构成的译码器优点是电路比较简单。缺点是电路的输入电阻低输出电阻高。另外存在输出电平移动问题。通常用在中大规模的集成电路中。,中英文日报导航站 ,2.中规模集成译码器74HC138,4.3.2 译码器,74HC138是由CMOS门构成的3线8线译码器，其逻辑图如图4.3.8所示,图4.3.8,附加 控制端,输出端低电平有效,输入端,输出端的逻辑式可以写成,中英文日报导航站 ,图4.3.9为74HC138的逻辑符号,4.3.2 译码器,中英文日报导航站 ,4.3.2 译码器,其逻辑功能表为,中英文日报导航站 ,注：,4.3.2 译
