《模拟试题与答案十（6.29）.pdf》由会员分享，可在线阅读，更多相关《模拟试题与答案十（6.29）.pdf（6页珍藏版）》请在金锄头文库上搜索。
1、学 海 无 涯 计算机组成原理计算机组成原理本科生期末试卷十本科生期末试卷十 一、一、 选择题选择题 1 下列数中最小的数是_。 A.（100101）2 B.（50）8 C.（100010）BCD D.（625）16 2 从下面浮点运算器的描述中选出两个描述正确的句子_。 A.浮点运算器可用两个松散连接的定点运算部件阶码部件和尾数部件。 B.阶码部件可实现加、减、乘、除四种运算。 C.阶码部件只进行阶码相加、相减和比较操作。 D.尾数部件只进行乘法和除法运算。 3 一个 8 位的二进制整数，采用补码表示，且由 3 个“1”和 5 个“0”组成，则最小 值为_。 A.-127 B.-32 C.-
2、125 D.-3 4 计算机经历了从器件角度划分的四代发展历程，但从系统结构上来看，至今绝大多 数计算机仍属于_型计算机。 A.实时处理 B.智能化 C.并行 D.冯.诺依曼 5 在多级存储体系中， “cache主存”结构的作用是解决_的问题。 A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与 CPU 速度不匹配 D.主存与 CPU 速度不匹配 6 采用虚拟存贮器的主要目的是_。 A. 提高主存贮器的存取速度 B. 扩大主存贮器的存贮空间，并能进行自动管理和调度 C. 提高外存贮器的存取速度 D. 扩大外存贮器的存贮空间 7 以下四种类型指令中，执行时间最长的是_。 A.RR 型指令 B
3、.RS 型指令 C.SS 型指令 D.程序控制指令 8 在以下描述 PCI 总线的基本概念中，不正确的是_。 A.PCI 总线是一个与处理器无关的高速外围总线 B.PCI 总线的基本传输机制是猝发式传送 C.PCI 设备一定是主设备 D.系统中只允许有一条 PCI 总线 9 CRT 的分辨率为 1024*1024 像素，像素的颜色数为 256，则刷新存储器的容量为 _。 A.512KB B.1MB C.256KB D.2MB 10MP-1 阵列机是一台 SIMD 计算机，它的处理机有各种配置，最多可达_个 A. 1024 B. 4096 C. 8192 D.16384 二、二、 填空题填空题
4、1、 在计算机术语中，将运算器、控制器、cache 合在一起，称为 A_，而将 B_ 和存储器合在一起，成为 C_。 2、半导体 SRAM 靠 A_存贮信息，半导体 DRAM 则是靠 B_存贮信息。 3、CPU A_取出一条指令并执行这条指令的时间和称为 B_。由于各种指令的 操作功能不同，各种指令的指令周期是 C_。 学 海 无 涯 4、 总线是构成计算机系统的 A_，是多个 B_部件之间进行数据传送的 C_ 通道。 5、 DMA 控制器按其 A_结构，分为 B_型和 C_型两种。 6目前应用的机群有两种类型，一种是 A_机群，代表产品是 B_，它是为代替传 统的中大型或巨型机而设计的，另一
5、种是 C_机群，为了充分利用各个结点的空闲资源 而设计的。 三、三、将十进制数 20.59375 转换成 32 位浮点数的二进制格式来存储。 四、四、已知某 16 位机的主存采用半导体存贮器，地址码为 18 位，若使用 8K8 位 SRAM 芯 片组成该机所允许的最大主存空间，并选用模块板结构形式。问： （1）若每个模板为 32K16 位，共需几个模块板? （2）每个模块内共有多少片 RAM 芯片? （3）主存共需多少 RAM 芯片？CPU 如何选择模块板？ 五、五、某 16 机机器所使用的指令格式和寻址方式如下所示，该机有 20 位基值寄存器，16 个 16 位通用寄存器。指令汇编格式中的
6、S（源） ，D（目标） 都是通用寄存器，M 是主存中的一个单元。三种指令的操作码分别是 MOV（OP） =（A）H，STA（OP）=（1B）H，LDA（OP）=（3C）H。MOV 是传送指令，STA 为写数指令，LDA 为读数指令如图 B20.1 图图 20。1 要求： （1）分析三种指令的指令格式与寻址方式特点。 （2）CPU 完成哪一种操作所花的时间最短？哪一种操作所花时间最长？第二种指令的执行 时间有时会等于第三种指令的执行时间吗？ （3）下列情况下每个十六进制指令字分别代表什么操作？其中如果有编码不正确，如何改 正才能成为合法指令？ 1（F0F1）H （3CD2）H 2 （2856）H
7、 3（6FD6）H 4 （1C2）H 六、六、在流水处理中，把输入的任务分割为一系列子任务，并使各子任务在流水线的各个过 程段并发执行， 从而使流水处理具有更强大的数据吞吐能力。 请用定量分析法证明这个结论 LDA M，D 学 海 无 涯 的正确性。 七、七、画出 PCI 总线结构框图，说明 HOST 总线、PCI 总线、LAGACY 总线的功能。 八、八、某机用于生产过程中的温度数据采集，每个采集器含有 8 位数据缓冲寄存器一个，比 较器一个，能与给定范围比较，可发出“温度过低”或“温度过高”信号，如图 2 所示。主 机采用外设单独编址方式，四个采集器公用一个设备码，共一个接口，允许采用两种
8、方式访 问： （1）定期巡回检测方式，主机可编程指定访问该设备码中的某一采集器。 （2）中断方式，当采集数据比给定范围过低或过高时能提出随机中断请求，主机应 能判别是哪一个采集器请求，是温度过低或过高。 请拟定该接口中有哪些主要部件（不要求画出完整的连线） ，并概略说明在两种 方式下的工作原理。 图图 2 九、九、一台向量处理机一次只能采用下述二种方式中的一种进行运算：一是向量方式，执行 速度为 Rv=10 MFLOPS；标量方式，执行速度 Rs=1 MFLOPS。设 F 是该处理机的典型程序代码 中可向量化部分的百分比。 1）推导出该向量机平均执行速度 Ra 的公式。 2）要使 Ra 达到
9、7.5 MFLOPS，问可向量化是分比 F 是多少？ 学 海 无 涯 本科生期末试卷本科生期末试卷十答案十答案 一、一、 选择题选择题 1B 2A C 3C 4D 5D 6B 7C 8C D 9B 10 D 二、二、 填空题填空题 1 ACPU BCPU C主机 2 A触发器 B栅极电容 3 A存储器 B指令周期 C不相同的 4 A互连机构 B系统功能 C公共 5 A组成结构 B选择 C多路 6A. 专用 B. IBM SP2 C. 企业 三、三、解：先将十进制数转换为二进制数： （20.59375）10=（10100.10011）2 然后移动小数点，使其在 1，2 位之间 10100.100
10、11=1.0010011 24 ,e =4 于是得到 S=0， E = 4+127 = 131 M=01001011 最后得到 32 位浮点数的二进制格式为： 0100 0001 01010 0100 1100 0000 0000 0000 =（41A4C000）16 四、四、解： （1）由于主存地址码给定 18 位，所以最大空间为 218=256K，主存的最大容量为 256K。现在每个模块板的存贮容量为 32KB，所以主存共需 256KB/32KB=8 块板。 （2）每个模块板的存贮容量为 32KB，现用 4K4 位的 SRAM 芯片。每块板采用位 并联与地址串联相结合的方式：即用 2 片
11、SRAM 芯片拼成 4K8 位（共 8 组） ，用地 址码的低 12 位 （A0 A11） 直接接到芯片地址输入端， 然后用地址码的高 3 位 （A14 A12） 通过 3：8 译码器输出分别接到 8 组芯片的片选端。共 82=16 个 S RAM （3）根据前面所得，共有 8 个模板，每个模板上有 16 片芯片，故主存共需 816=128 片芯片（SRAM） 。 CPU 选择各模块板的方法是：各模块板均用地址码 A0 A14译码，而各模块的选择用 地址码最高三位 A17，A16，A15通过 3：8 译码器输出进行选择。 五、五、解： （1）第一种指令是单字长二地址指令，RR 型；第二种指令是
12、双字长二地址指令， RS 型，其中 S 采用基址寻址或变址寻址，R 由源寄存器决定；第三种也是双字长二地址指 令，RS 型，R 由目标寄存器决定，S 由 20 位地址（直接寻址）决定。 （2）处理机完成第一种指令所花的时间最短，因为 RR 型指令，不需要访问存储器。 第二种指令所花的时间最长，因为 RS 型指令，需要访问存储器。同时要进行寻址方式 的变换运算 （基址或变址） ， 这也需要时间。 第二指令的执行时间不会等于第三种指令， 因为第三种指令虽然也访问存储器，但节省了求有效地址运算的时间开销。 （3） 根据以知条件： MOV （OP） =00010101， STA （OP） =01101
13、1， LDA （OP） =111100， 将指令的十六进制格式转换为二进制代码且比较后可知： 学 海 无 涯 1（F0F1）H （3CD2）H指令代表 LDA 指令，编码正确，其含义是把主存（13CD2） H地址单元的内容取至 15 号寄存器。 2 （2856）H代表 MOV 指令，编码正确，含义是把 5 号源寄存器的内容传送至 6 目 标寄存器。 3（6DC6）H是单字长指令，一定是 MOV 指令，但编码错误，可改正为（28D6）H。 4 （1C2）H是单字长指令，代表 MOV 指令，但编码错误，可改正为 （28D6）H。 六、六、解：设 P1是有总延迟时间 t1的非流水线处理器，故其最大吞
14、吐量（数据带宽）为 1/t1。 又设 Pm是相当于 Pi的 m 段流水线处理器。其中每一段处理线路具有同样的延迟时间 tc，和 缓冲寄存器延迟时间 tr，这样 Pm的每段总延迟时间为 tc+tr，故 Pm 的带宽为 Wm=1/（tc+tr） 。 如果 Pm是将 Pi划分成延迟相同的若干段形成的，则 t1mti，因此 Pi的带宽为 W1=1/（mtc） 。 由此可得出结论：条件 mtc(tc+tr)满足，则 Pm比 Pi有更强的吞吐能力。 七、七、解：PCI 总线结构框图如图 B20.3 所示： 图图 B20.3 1） HOST 总线：该总线又称 CPU 总线、系统总线、主存总线等，它不仅连接主
15、存，还可以 连接多个 CPU 2） PCI 总线：连接各种高速的 PCI 设备。PCI 设备可以是主设备也可以是从设备，或者兼 而有之。系统中允许有多余的 PCI 总线。它们可以使用 HOST 桥与 HOST 总线相连，也 可以使用 PCI/PCI 桥与已经同 HOST 桥连接的 PCI 总线相连。从而可扩充整个系统的 PCI 总线负载能力。 3） LAGACY 总线：可以是 ISA、EISA、MCA 等性能较低的传统总线，以便充分利用市场 上现有的适配器卡，支持中低速 I/O 设备。 八、八、解：数据采集接口方案如图 B20.4 所示。 学 海 无 涯 图图 B20.4 现在结合两种工作方式说明上述部件的作用。 （1） 定期巡检方式 主机定期输出指令 DOA、设备码； （或传送指令）送出控制字到 A 寄存器，其中用四 位分别指定选中的缓冲寄存器（四个 B 寄存器分别与四个采集器相应） 。然后主机以输 入指令 DIA、设备码； （或传送指令）取走数据。 （2） 中断方式 比较结果形成状
