《大规模集成电路测试 第1章》由会员分享，可在线阅读，更多相关《大规模集成电路测试 第1章（51页珍藏版）》请在金锄头文库上搜索。
1、Rev.9,西安交通大学微电子系雷绍充,1,VLSI测试与可测性设计VLSI Testing and Design-for-testable,Dreams and Reality,Rev.9,西安交通大学微电子系雷绍充,2,教材雷绍充，邵志标，梁峰，超大规模集成电路测试，电子工业出版社，,参考资料 Laung-Terng Wang、Cheng-Wen Wu 和Xiaoqing Wen,VLSI Test Principles and Architectures: Design for Testability (Systems on Silicon) M. Bushnell、Vishwani，E
2、ssentials of Electronic Testing for Digital, Memory, and Mixed-Signal VLSI Circuits Miron Abramovici, Melvin A. Breuer, Arthur D. Friedman, , 清华大学出版社，2004年,Rev.9,西安交通大学微电子系雷绍充,3,本课程讲授内容,测试、验证与可测性设计的基本术语； 组合电路测试生成方法； 可测性分析方法； 时序电路可测性设计及典型工业实践； 伪随机测试方法； 内建自测试（BIST）原理及典型工业实践； Memory内建自测试； SOC可测性设计; 实验。
3、,Rev.9,西安交通大学微电子系雷绍充,4,一、研究意义,Rev.9,西安交通大学微电子系雷绍充,5,1、设计与测试的紧密相关,Rev.9,西安交通大学微电子系雷绍充,6,2、电路速度、功能和性能的不断提高,Rev.9,西安交通大学微电子系雷绍充,7,3、器件复杂程度的提高,Rev.9,西安交通大学微电子系雷绍充,8,4、设计挑战,Rev.9,西安交通大学微电子系雷绍充,9,5、Time-to-market,Rev.9,西安交通大学微电子系雷绍充,10,6. 测试设备和测试开发成本的增加,Rev.9,西安交通大学微电子系雷绍充,11,6. 测试设备和测试开发成本的增加,6. 测试设备和测试开
4、发成本的增加,中国半导体行业协会(CSIA)报道，2009中国半导体工业，IC设计260亿元(38.1亿美元)；制造330亿元(48.4亿美元)；封装与测试 445亿元(65.3亿美元)，总计1040亿元(152.5亿美元)。 根据ITIS调查， 2009台湾IC制造制造业产值5766亿元新台币，封装业产值1996亿元新台币，测试业产值876亿元新台币，总产值达新台币1.249兆元。 全球半导体市场全年总销售值达2,263亿美元。,Rev.9,西安交通大学微电子系雷绍充,13,二、测试技术的发展,Eldred在1959年发表了第一篇关于组合电路的测试报告，应用于第一代电子管计算机Datamat
5、ic-1000的诊断中 1966年，D.B.Armstrong根据Eldred的思想提出了一维通路敏化法 1966年，Roth提出了著名的D算法，并加以证明，其思想为最高点 1968年，Sellers提出了布尔差分法 1981年，Goel给出了改进D算法的PODEM程序 1983年， Fujiwara发表了FAN算法 1984年，Archambeau提出伪穷举法，为解决大型组合电路开辟新的途径,Rev.9,西安交通大学微电子系雷绍充,14,可测性设计的发展,1973年,Williams和Angel发表了路径扫描法,为设计易于测试的同步时序电路.IBM在其80286的设计中采用此结构 Eiehe
6、lberger Williams提出了电平敏化扫描法(LSSD),东芝采用此方法 1980年,JTAG小组提出JTAG2.0标准 1985年,Phillps公司提出边界扫描法 1990年,IEEE接受JTAG标准,制定相应的标准IEEE1149.1 1994年,处理混合信号的标准IEEE1149.4问世 -SOC处理标准P1500制定中,目前实践程度,EDA工具中普遍具有扫描设计; ATPG工具广泛应用:Synopsys Tetramax等; BIST工具:Mentor LBIST/ Memory BIST; 边界扫描工具.,三、测试的概念,Rev.9,西安交通大学微电子系雷绍充,17,四、基
7、本术语,Rev.9,西安交通大学微电子系雷绍充,18,测试（Testing）,A manufacturing step that ensures that the physical device, manufactured from the synthesized design, has no manufacturing defect,Rev.9,西安交通大学微电子系雷绍充,19,测试分类,验证测试、特性测试或设计诊断（Verification testing, characterization testing, or design debug） 一般用于检查设计和制造过程的正确性； 生产测试
8、（Manufacturing testing） 对于所有加工的芯片所作的故障测试和随机缺陷测试； 可接受测试（Acceptance testing) 也称来料检查，即用户检查所购买的芯片，以保证质量。,Rev.9,西安交通大学微电子系雷绍充,20,验证测试,验证测试的成本相当昂贵，常见的方法有： 扫描电子显微镜测试; 光离子检测缺陷; 电子束测试; 人工智能系统和重复性功能测试方法; 随着电路设计规模的日趋提高和可编程器件的广泛应用，基于CPLD/FPGA的仿真方法已成为VLSI的一种重要的验证测试方法。,Rev.9,西安交通大学微电子系雷绍充,21,特性测试,特性测试是对被测产品在最坏工作情
9、况下所作的测试，从而确定电路工作的限定条件，主要过程为： 测试图形生成； 按统计规律选取足够多的测试样品； 对测试样品进行重复测试； 把测试结果绘制成Shmoo图。,Rev.9,西安交通大学微电子系雷绍充,22,Shmoo图：Vdd-p曲线,Rev.9,西安交通大学微电子系雷绍充,23,生产测试,目的: 用以确定制造的产品是否达到设计参数要求，也称为产品测试。 生产测试可分为裸片测试（或探针测试）和封装后测试。,Rev.9,西安交通大学微电子系雷绍充,24,裸片测试（或探针测试）- 未化片前的测试,Rev.9,西安交通大学微电子系雷绍充,25,封装后测试,接触测试（Contact test）
10、老化测试（Burn-In test） 电参数测试（Electrical parametric test） 功能测试（Functional test）。,Rev.9,西安交通大学微电子系雷绍充,26,接触测试,目的是找出与装配相关的错误，确定测试仪的引脚与芯片的I/O引脚正确连接。,Rev.9,西安交通大学微电子系雷绍充,27,老化测试,Rev.9,西安交通大学微电子系雷绍充,28,老化测试方法,先确认每一种工艺条件下器件在室温和升温后器件参数之间的关系，然后绘制成曲线，实验时把被测器件置于加热器中，对其施加一定的电压，在一定的温度下加热一段时间，最后根据先前绘制的曲线确定失效的器件。 通过对I
11、C引脚施加较高的电压，老化会加速与时间相关的失效，这类失效与弱氧化、针孔、不均匀生长等氧化缺陷有关，尤对MOS器件为甚。老化不但加剧氧化缺陷，还会加剧离子污染形成的缺陷、硅缺陷和其他缺陷。 老化过程中器件内部的漏电流居于主导地位，有时要占到器件总消耗电流的98%以上，结果会形成破坏性正反馈条件，使器件本身升温过高，可能毁坏器件和测试管座，因此如何控制老化过程中的功率是老化测试要解决的问题。,Rev.9,西安交通大学微电子系雷绍充,29,电参数测试测试(AC、DC）,直流参数测试主要有： 接触测试； 静态功耗测试； 输出短路电路测试； 输出短路电路测试； 输出驱动电流测试； 阈值测试。 交流参数
12、测试主要有： 上升和下降时间测试； 建立和保持时间测试； 延迟测试。,Rev.9,西安交通大学微电子系雷绍充,30,功能测试,对建立的每一类故障模型，生成故障覆盖率高的测试图形，然后测试CUT中每一个晶体管和每一根连线。功能测试是非常耗时和开支大的，是本书研究的主要内容。,Rev.9,西安交通大学微电子系雷绍充,31,错误和故障,错误 *被测电路不能正常工作 *原因：设计、映射、制造和工作条件等方面的不正确或不正常,故障 对错误不同方式的表达 物理缺陷 失效方式 物理故障 逻辑故障研究对象,Rev.9,西安交通大学微电子系雷绍充,32,建模和模拟,故障模型：失效方式的特征提取和描述。最常用的是
13、S-A(stuck at)故障。,Rev.9,西安交通大学微电子系雷绍充,33,测试效率,故障覆盖率(Fault Coverage, FC)对于给定的故障模型，FC=（测试图形能够检测到该类故障数目/可能存在的该类故障的数目）*100% 注意：大多数电路的FC都是标称值，也并不意味着对所有类型的故障都有这样的FC。,Rev.9,西安交通大学微电子系雷绍充,34,功能测试类型,按测试生成的方法，测试可分为穷举测试（exhaustive test）、伪穷举测试（pseudo-exhaustive test）、伪随机测试（pseudorandom test）和确定性测试(deterministic
14、test)。 按测试施加（test application）的方式，测试可分为片外测试(off-chip test)和片上测试(on-chip test)。 按照测试图形施加时的时间，测试可分为离线测试(off-line test)和在线测试(on-line test)。,Rev.9,西安交通大学微电子系雷绍充,35,Rev.9,西安交通大学微电子系雷绍充,36,测试施加,把测试图形加到被测电路的过程就是测试施加。前面说过产品测试时有ATE和内建自测试施加方式，模拟时在EDA环境下施加测试图形。对于产品测试来说，测试施加成本是影响测试成本的主要因素。,Rev.9,西安交通大学微电子系雷绍充,3
15、7,在线测试和离线测试,离线测试就是测试施加时电路非工作情况下运行，而在线测试则是测试实施时电路运行在正常工作条件下。在线测试时需要专门的代码、检验装置和复用技术，其优点是可以测试瞬变（transient）故障、也可以测试间歇性（intermittent）故障。本书中所说的测试是指离线测线。,Rev.9,西安交通大学微电子系雷绍充,38,片上测试和片外测试,Rev.9,西安交通大学微电子系雷绍充,39,自动测试设备（ATE）,Rev.9,西安交通大学微电子系雷绍充,40,ATE主要组成部分,功能强大的计算机； 测试模拟信号时所需的DSP； 在计算机上运行的测试程序，一般以高级语言形式编写； 探
16、针； 探针卡或夹具，用来固定被测的IC。,Rev.9,西安交通大学微电子系雷绍充,41,ATE测试引脚典型线路图,Rev.9,西安交通大学微电子系雷绍充,42,ATPG,Rev.9,西安交通大学微电子系雷绍充,43,DFT,Rev.9,西安交通大学微电子系雷绍充,44,可测性设计,可测性设计没有确切的定义，但关于可测性设计的方法研究比较深入和系统化，EDA工具也比较成熟，业界关于可测性设计的内涵认识趋同： 一方面内容就是要求在设计中引入嵌入式测试结构，使得测试更容易、效率高； 另一方面内容就是要求能够自动生成故障覆盖率的测试图形； 随着可测性设计方法学研究的深入和应用的普遍，测试也成为设计优化的因素。原先设计优化是在速度、面积和功率三个因素中优化，现在得考虑第四个因素，即可测性。,Rev.9,西安交通大学微电子系雷绍充,45,测试经济学,电路的建模、验证、测试图形生成和测试施加诸方面所用的工具、设备和方法研究方面进行大量的投资，这个投资包括资金、人力和时间的投资，此即测试成本。,Rev.9,西安交通大学微电子系雷绍充,46,2000年VLSI电路生产测试成本的典型计算,
