《202X年通信原理课程设计心得体会》由会员分享，可在线阅读，更多相关《202X年通信原理课程设计心得体会（7页珍藏版）》请在金锄头文库上搜索。
1、通信原理课程设计心得体会 、时分解复用原理 为了提高信道利用率，使多路已抽样的信号组合起来沿 同一信道传输而互相不干扰，称时分多路复用。时分复用的 解调过程称为时分解复用。目前采用较多的是频分多路解复 用和时分多路解复用。频分多路解复用用于模拟通信，而时 分多路解复用用于数字通信。为了实现TDM专输，要把传输时间分成若干个时隙，在每个时隙内传输一路信号，将若干 个原始的脉冲调制信号在时间上进行交错排列，从而形成一 个复合脉冲串，该脉冲串扰码后经信道传输到达接收端。时 分解复用通信，是把各路信号在同一信道上占有不同时间间 隙进行通信分离出原来的模拟信号。由抽样定理可知，将时 间上离散的信号变成时
2、间上连续的信号，其在信道上占用时 间的有限性，为多路信号沿同一信道传输提供了条件。时分 解复用是建立在抽样定理的基础上的 , 因为抽样定理连续的 基带信号由可能被在时间上离散出现的抽样脉冲所代替 . 具 体说，就是把时间分成一些均匀的时间间隙，将各路信号的 传输时间分配在不同的时间间隙，以达到互相分开，互不干 扰的目的。抽样脉冲占据时间一般较短 , 在抽样脉冲之间就 留出间隙 . 利用这些空隙便可以传输其他信号的抽样 , 因此, 就可能用一条信道同时传送若干个基带信号 , 并且每一个抽 样值占用的时间越短 , 能够传输的数据也就越多 . 时分解复 用信号在接收端只要在时间上恰当地进行分离 ,
3、各个信号就 能分别互相分开，互不干扰并不失真地还原出原来的模拟信 号。、时分解复用中的同步技术原理 在通信系统中，同步具有相当重要的地位。通信系统能 否具有有效、可靠地工作，在很大程度上依赖有无良好的同 步系统。同步可分为载波同步、位同步、帧同步和网同步几 大类型。他们在通信系统中都具有相当重要的作用。时分解 复用通信中的同步技术包括位同步和帧同步，这是数字通信 的又一个重要特点。时分解复用的电路原理就是先通过帧同 步信号和位同步信号把各路信号数据分开 , 然后通过移位寄 存器构成的并 / 串转换电路输出串行的数据，把时分复用的 调制信号不失真的分离出来。位同步 位同步的目的是确定数字通信中的
4、个码元的抽样时刻， 即把每个码元加以区分，使接受端得到一连串的码元序列， 这一连串的码元列代表一定的信息。位同步是最基本的同步， 是实现帧同步的前提。位同步的基本含义是收、发两端机的 时钟频率必须同频、同相，这样接收端才能正确接收和判决 发送端送来的每一个码元。因此 , 接收端必须提供一个确定 抽样判决时刻的定时脉冲序列 .帧同步在传输时把若干个码元组成一个个的码组，即一个个的 字或句，通常称为群或帧。群同步又称帧同步。帧同步的主 要任务是把字或句和码区分出来。在时分多路传输系统中， 信号是以帧的方式传送。每一个帧中包含多路。接收端为了 把各路信号区分开来，也需要帧同步系统。帧同步是为了保 证
5、收、发各对应的话路在时间上保持一致，这样接收端就能 正确接收发送端送来的每一个话路信号，当然这必须是在位 同步的前提下实现。二、电路原理的设计与分析电路的设计 时分解复用电路原理结构简单，采用集成块双向移位寄存器74LS194,二分频器 74LS163和锁存器 74LS175。该电 路具有电路具有移位寄存功能 , 分频功能和锁存功能 . 时分 解复用的电路原理就是先通过帧同步信号和位同步信号把 各路信号数据分开 , 然后通过移位寄存器构成的并 / 串转换 电路输出串行的数据，各个信号就能分别互相分开，互不干 扰并不失真地还原出原来的模拟信号。电路原理框图如下：、电路分析时分解复用的电路原理就是
6、先通过帧同步信号和位同 步信号把各路信号数据分开, 然后通过移位寄存器构成的并/ 串转换电路输出串行的数据。时分解复用根据时分复用的 性能和特点进行解调的 . 只有调制和解调的时钟信号同步时才能进行正确的解调。首先 , 离散信号从双向移动寄存器74LS194的P0 口串行输入，信号进行右移,4个输出口分别接 锁存器74LS175的4个输入口。同步信号经过二分频 74LS163 接入到双向移动寄存器 74LS194的时钟脉冲，帧同步FIN-FS 接到锁存器 74LS175 的时钟脉冲端。因为时分复用是通过时 钟信号对移位寄存器构成的并 / 串转换电路的输出信号轮流 进行选通而实现，因此时分解复用
7、输出信号的位同步信号频 率为 BS 的三倍，帧同步信号的频率为位同步信号的二十四 分之一。 时分解复用每一帧 8位组成两路信号时分复用 , 每 4 位为一路 , 锁存器 74LS175 时钟脉冲经过帧同步信号进行触 发,74LS194此时应接2分频74LS163的位同步信号进行时钟 触发, 这样就把信号的一路信号分离出来 , 然后 4位信号再经 74LS194的并/串转换输出，就完成一路信号的输出。而另一路为信号源经寄存器 74LS194 后 , 由寄存器 74LS194的Q3串行输出口接入另一移动寄存器的P0 口右移串行输入口 , 再经 4 个输出口接入另一锁存器 4个输入口 , 存 器74
8、LS175时钟脉冲经过帧同步信号进行触发,74LS194此时应接 2 分频 74LS163 的位同步信号进行时钟触发，这样就把 信号的另一路信号分离出来，这就是时分解复用实现原理过 程。三、芯片的介绍双向移位寄存器 74LS194把若干个触发器串接起来 , 就可以构成一个移位寄存器。 由 4 个边沿 RS 触发器构成的 4 位移位寄存器逻辑电路，集 成移位寄存器 74194 由四个 RS 触发器及它们的输入控制电 路组成。 74LS194 它是具有左移、右移、清零、数据并入、 并出、串入、串出等多种功能的双向移位寄存器。 74LS194 是一个可以实现双向移位的寄存器 ,CR 为清零端 ,CR
9、 为有效 电平0电平时，寄存器各位Q3-Q0均为也是使能端，CR=O时，允许工作 ;CR=1SHI4, 禁止工作 , 不能进行置数和移位 .M1,M0 为控制信号 , 当 M0=0,M1=1 时, 为左移寄存器 , 当 M0=1,M1=0 时，为右移移寄存器，当M0=M仁1时QN+仁即有并行存入功 能.当M0=M1=时,CP被封锁，触发器维持原态不变，使寄存器 具 有 保 持 功 能 .CP 为 时 钟 信 号 ， DSR 为 串 行 输 入 端,D0,D1,D22,D3 为并行输入端，Q0,Q1,Q2,Q3为输出端.它 们的状态组合可以完成 4 种控制功能，其中左移和右移两项 是指串行输入，
10、数据是分别从左移输入端DSL和右移输入端DSR送入寄存器的。RD为异步清零输入端。其第一行表示寄 存器的异步清零；第二行表示当RD=1? CP=1时，寄存器处于 原来状态 ; 第三行表示为并行输入同步预置数 ; 第四、五行为 串行输入左移 ；第六、七行为串行输入右移 ；第八行为保持状 态。 74194 的功能表如下图。74LS194 逻辑图表74LS194逻辑功能状态表分频器 74LS163计数器选用集成电路 74LS163进行设计较简便。74LS163 是4 位二进制同步计数器，它具有同步清零、同步置数的功 能。 74LS163 的外引线排列图和时序波形图如下图所示，其 功能表如图所示。图中
11、 CTP 低电平有效的同步清零输入端， CTT是低电平有效才同步并行置数控制端，CO是进位输出端，DOD3是并行数据输入端，Q0- Q3是数据输出端。74LS163的输入信号有清零信号CR,使能信号 CTP,CTT置数信号LD,时钟输入CP,数据输入D0-D3.输出信号有数据 输出Q0-Q3,进位输出CO。74LS163具有清零，置数，计数和保 持等四种功能的加法同 4 位二进制计算数器。清零 .CR 是具 有最高优先级别的同步清零端 .当CR=0且在CP上升沿时，不 管其它控制信号如何 , 计数器清零 .置数.当CR=1时，具有次优先权的为 LD,当LD=OP时，输 入一个CP个上升沿，则不
12、管其它控制端如何，计数器置数，即 Q3Q2Q1QO=D3D2D1DO计数.当CR=LD=0且优先级别最低的使能端 CTP=CTT=1 时,在CP上升沿出发下，计数器进行计数保持.当 CR=LD=O,时,且 CTP=CTT中至少有一个为0时,CP将不起作用，计数器保持原状不变.锁存器 74LS17574LS175锁存器是由四个 D触发器构成的，因为D触发器具有锁数据的功能，即置0置1的功能.当CP脉冲为上升沿 时刻前瞬间D的状态来决定，即QN=1=D因为一个触发器能存 储 1 位二进制数，所以由 N 个锁存器或触发器可以构成 N 位 寄存器。4位寄存器74LS75就是由四个D锁存器构成的。一 个4位的集成寄存器74LS175的逻辑电路图和引脚图分别如 图下图所示。其中 ,RD 是异步清零控制端。在往寄存器中寄 存数据或代码之前，必须先将寄存器清零 , 否则有可能出错。 1D4D是数据输入端，在CP脉冲上升沿作用下，1D4D端 的数据被并行地存入寄存器。输出数据可以并行从1C4Q端引出，也可以并行从 1C4Q端引出反码输出
