门电路教学文案

《门电路教学文案》由会员分享，可在线阅读，更多相关《门电路教学文案（69页珍藏版）》请在金锄头文库上搜索。

1、第3章 门电路,3.1 概述 3.2 半导体二极管和 三极管的开关特性 3.3 分立元件门电路 3.4 TTL门电路 3.5 CMOS门电路,3.1 概述,门电路是用以实现逻辑关系的电子电路。,CMOS：Complementary Metal_Oxide_Semiconductor 金属-氧化物-半导体互补对称逻辑电路 ECL：Emitter-Coupled Logic射极耦合逻辑门电路 BiCMOS：Bipolar CMOS,正逻辑：用高电平表示逻辑1，用低电平表示逻辑0 负逻辑：用低电平表示逻辑1，用高电平表示逻辑0 在数字系统的逻辑设计中，若采用NPN晶体管和NMOS管，电源电压是正值，

2、一般采用正逻辑。若采用的是PNP管和PMOS管，电源电压为负值，则采用负逻辑比较方便。 今后除非特别说明，一律采用正逻辑。,一、正逻辑与负逻辑,VI控制开关S的断、通情况。 S断开，VO为高电平；S接通，VO为低电平。,二、逻辑电平,5V,0V,0.8V,2V,实际开关为晶体二极管、三极管以及场效应管等电子器件,一、二极管伏安特性,3.2 半导体二极管和三极管的开关特性,门坎电压Uth,反向击穿电压,二极管的单向导电性： 外加正向电压（Uth），二极管导通，导通压降约为0.7V； 外加反向电压，二极管截止。,3.2.1 半导体二极管的开关特性,利用二极管的单向导电性，相当于一个受外加电压极性控

3、制的开关。,当uI=UIL时，D导通，uO=0.7=UOL 开关闭合,二、二极管开关特性,假定：UIH=VCC ，UIL=0,当uI=UIH时，D截止，uo=VCC=UOH 开关断开,一、双极型三极管结构,3.2.2 双极型三极管的开关特性,因有电子和空穴两种载流子参与导电过程，故称为双极型三极管。,二、双极型三极管输入特性,双极型三极管的应用中，通常是通过b,e间的电流iB控制c,e间的电流iC实现其电路功能的。因此，以b,e间的回路作为输入回路，c,e间的回路作为输出回路。,输入回路实质是一个PN结，其输入特性基本等同于二极管的伏安特性。,三、双极型三极管输出特性,放大区：发射结正偏，集电

4、结反偏；ubeuT， ubcVT， ubcVT；深度饱和状态下，饱和压降UCEs 约为0.2V。,四、双极型三极管开关特性,利用三极管的饱和与截止两种状态，合理选择电路参数，可产生类似于开关的闭合和断开的效果，用于输出高、低电平，即开关工作状态。,当uI=UIL时，三极管截止，uO=Vcc=UOH 开关断开,假定：UIH=VCC ，UIL=0,当uI=UIH时，三极管深度饱和，uo=USEs=UOL 开关闭合,MOS管是金属氧化物半导体场效应管的简称。（Metal-Oxide-Semiconductor Field-Effect Transistor） 由于只有多数载流子参与导电，故也称为单极

5、型三极管。,一、MOS管结构,3.2.3 MOS管的开关特性,NMOS管电路符号,PMOS管电路符号,二、MOS管开关特性,NMOS管的基本开关电路,当uI=UIL时，MOS管截止，uO=VDD=UOH 开关断开,当uI=UIH时，MOS管导通，uo=0=UOL 开关闭合,选择合适的电路参数，则可以保证,3.3 分立元件门电路,一、二极管与门,Y=AB,二、二极管或门,Y=A+B,三、三极管非门,输入为低，输出为高； 输入为高，输出为低。,利用二极管的压降为0.7V，保证输入电压在1V以下时，开关电路可靠地截止。,3.4 TTL门电路,一、TTL系列门电路,74：标准系列；,74H：高速系列；

6、,74S：肖特基系列；,74LS：低功耗肖特基系列；74LS系列成为功耗延迟积较小的系列。74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。,性能比较好的门电路应该是工作速度既快，功耗又小的门电路。因此，通常用功耗和传输延迟时间的乘积(简称功耗延迟积)来评价门电路性能的优劣。功耗延迟积越小，门电路的综合性能就越好。,74AS：先进肖特基系列；,74ALS：先进低功耗肖特基系列。,TTL非门典型电路,二、74系列门电路 1.非门,推拉式输出级作用：降低功耗，提高带负载能力,输入为低电平（0.2V）时,0.9V,不足以让 T2、T5导通,uo=5-uR2-uD2-ube

7、43.4V高电平！,0.2V,输入高电平（3.4V）时,电位被嵌 在2.1V,1V,uY=0.2V 低电平,UOL,(0.2V),传输特性曲线,UOL,(0.2V),阈值UT=1.4V,理想的传输特性,输出高电平,输出低电平,电压传输特性,AB段： VI 0.6V 截止区 所以 VB1 1.3V，T2和T5截止 故输出为高电平VOH VOH=VCC -VR2 -VBE4 -VD2 3.4V,BC段： 1.3V VI 0.7V 线性区 T2工作于放大区，T5截止 随着VI的升高，VC2和VO线性下降,CD段： VI 1.4V 转折区 T2和T5 同时导通，输出电位急剧下降为低电平；转折区中点对

8、应的输入电压称为阈值电压用VI H 表示.,DE段：饱和区 VI 继续升高时VO不再变化表示.,前级,后级,流出前级电流IOH（拉电流）0.4mA,A.高电平输出特性,电压输出特性,1,前级,后级,流入前级的电流IOL 约 1.4mA (灌电流),B.低电平输出特性,0,TTL与非门典型电路,区别：T1改为多发射极三极管。,2.与非门,TTL或非门典型电路,区别：有各自的输入级和倒相级，并联使用共同的输出级。,0.2V,3.4V,0.9V,2.1V,0.2V,3.或非门,4.与或非门,0.9V,0.2V,3.4V,0.9V,2.1V,0.9V,4.8V,3.4V,5.异或门,2.1V,3.4V

9、,3.4V,2.1V,2.1V,0.9V,0.2V,三、74S系列门电路,74S系列又称肖特基系列。采用了抗饱和三极管，或称肖特基晶体管，是由普通的双极型三极管和肖特基势垒二极管SBD组合而成。SBD的正向压降约为0.3V，使晶体管不会进入深度饱和，其Ube限制在0.3V左右，从而缩短存储时间，提高了开关速度。,抗饱和三极管,四、74LS系列常用芯片,与门,或门,异或门,五、TTL门电路的重要参数,1.电压传输特性：输出电压跟随输入电压变化的关系曲线。,测试电路,电压传输特性,低电平输入电压UIL，max0.8V 高电平输入电压UIH，min2V 低电平输出电压UOL，max0.5V 高电平输

10、出电压UOH，min2.7V,74LS系列门电路标准规定：, 实际应用中，由于外界干扰、电源波动等原因，可能使输入电平UI偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限。,2.输入噪声容限,高电平噪声容限是指在保证输出低电平的前提下，允许叠加在输入高电平上的最大噪声电压(负向干扰)，用UNH表示：,低电平噪声容限是指在保证输出高电平的前提下，允许叠加在输入低电平上的最大噪声电压(正向干扰)，用UNL表示：,UNL = UIL,maxUIL,UNH = UIHUIH,min,UOH,min,UIH,min,UNH,UIL,max,UOL,max,UNL,输入低电平噪声容

11、限：UNL=UIL,maxUOL,max 输入高电平噪声容限：UNH=UOH,minUIH,min,74LS系列门电路前后级 联时的输入噪声容限为：,UNL=0.8V0.5V=0.3V UNH=2.7V2.0V=0.7V,5V,2.7V,0.5V,0V,5V,2V,0.8V,0V,3.扇出系数,扇出系数N是指门电路能够驱动同类门的数量。,要求：前级门在输出高、低电平时，要满足其输出电流IOH和IOL均大于或等于N个后级门的输入电流的总和。,计算：输出为高电平时，可以驱动同类门的数目N1； 输出为低电平时，可以驱动同类门的数目N2； 扇出系数min（N1，N2）。,低电平输入电流IIL，max-

12、0.4mA 高电平输入电流IIH，max20A 低电平输出电流IOL，max8mA 高电平输出电流IOH，max-0.4mA,74LS系列门电路标准规定：,关于电流的技术参数,扇出系数:,门电路输出驱动同类门的个数,前级输出为 高电平时,后 级,前级,前级输出为 低电平时,后 级,输出低电平时，流入前级的电流（灌电流）：,输出高电平时，流出前级的电流（拉电流）：,与非门的扇出系数一般是10。,例：如图，试计算74LS系列非门电路G1最多可驱动多少个同类门电路。,解： G1输出为低电平时，可以驱动N1个同类门；,应满足 IOL N1 |IIL|, G1输出为高电平时，可以驱动N2个同类门；, N

13、min（N1,N2） 20,N1 IOL / |IIL| 8mA/0.4mA 20,应满足 |IOH| N2 IIH,N2 |IOH| / IIH 0.4mA/20A 20,六、集电极开路的门电路（OC门）,“线与”,推拉式输出级并联,1.“线与”的概念,普通的TTL门电路不能将输出端直接并联，进行线与。解决这个问题的方法就是把输出级改为集电极开路的三极管结构。,OC门电路在工作时需外接上拉电阻和电源。只要电阻的阻值和电源电压的数值选择得当，就可保证输出的高、低电平符合要求，输出三极管的负载电流又不至于过大。,2.OC门的电路结构和逻辑符号,OC应用时输出端要接一上拉负载电阻RL,3、OC门可

14、以实现“线与”功能,F=F1F2F3,RL,F=F1F2F3?,F=F1F2F3?,所以：F=F1F2F3!,OC门的输出并联“线与”功能,当n个前级门输出均为高电平，即所有OC门同时截止时，为保证输出的高电平不低于规定的UOH，min值，上拉电阻不能过大，其最大值计算公式：,4.外接上拉电阻RU(RL)的计算方法,RL,当所有OC同时截止时，输出为高电平。为保证高电平不低于规定的VOH值，应满足：,即：,（n为OC门的输出端个数，m为TTL与非门的输入端个数）,当n个前级门中有一个输出为低电平，即所有OC门中只有一个导通时，全部负载电流都流入导通的那个 OC门，为确保流入导通OC门的电流不至

15、于超过最大允许的IOL，max值，RL值不可太小，其最小值计算公式：,RL,当OC门中只有一个导通时。这时负载电流全部都流入导通的哪个OC门，所以RL不能太小。应满足：,即：,最后选定的RL介于最大值和最小值之间。,5.OC门的应用,实现线与。 可以简化电路，节省器件。,实现电平转换。 如图所示，可使输出高电平变为10V。,用做驱动器。 如图是用来驱动发光二极管的电路。,七、三态输出门电路（TS门）,1.三态门的电路结构和逻辑符号,输出有三种状态： 高电平、低电平、高阻态。,控制端或使能端,高电平有效,低电平有效,两种控制模式：,三态门主要作为TTL电路与总线间的接口电路,E1、E2、E3分时

16、接入高电平,2.三态门的应用,数据总线结构 只要控制各个门的EN端轮流为1，且任何时刻仅有一个为1，就可以实现各个门分时地向总线传输。,实现数据双向传输 EN=1，G1工作，G2高阻，A经G1反相送至总线； EN=0，G1高阻，G2工作，总线数据经G2反相从Y端送出。,八、TTL门电路多余输入端的处理,1.与非门的处理,“1”,悬空,2.或非门、与或非门的处理,“0”,（1）CMOS电路的工作速度比TTL电路的低。 （2）CMOS带负载的能力比TTL电路强。 （3）CMOS电路的电源电压允许范围较大，约在318V，抗干扰能力比TTL电路强。 （4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个W，中规模集成电路的功耗也不会超过100W。 （5）CMOS集成电路的集成度比TTL电路高。 （6）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接