电科大19春《EDA技术》在线作业21答案

上传人:you7****5932 文档编号:136890122 上传时间:2020-07-03 格式:DOCX 页数:6 大小:13.30KB
返回 下载 相关 举报
电科大19春《EDA技术》在线作业21答案_第1页
第1页 / 共6页
电科大19春《EDA技术》在线作业21答案_第2页
第2页 / 共6页
亲,该文档总共6页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

《电科大19春《EDA技术》在线作业21答案》由会员分享,可在线阅读,更多相关《电科大19春《EDA技术》在线作业21答案(6页珍藏版)》请在金锄头文库上搜索。

1、18秋EDA技术在线作业2-0001试卷总分:100 得分:0一、 单选题 (共 20 道试题,共 100 分)1.字符串型文字O“1234”的长度为_。A.12B.4C.8D.16正确答案:A2.使用STD_LOGIG_1164使用的数据类型时( )。A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D.必须在结构体中声明正确答案:B3.国际上生产FPGA/CPLD的三家主流公司为A.Altera、Xilinx、Lattice公司B.Altera、Marax、Lattice公司C.IBM、Xilinx、Lattice公司D.Altera、Xilinx、AD公司正确答案:A4.下列

2、关于变量的说法正确的是( )。A.变量是一个局部量,它只能在进程和子程序中使用。B.变量的赋值不是立即发生的,它需要有一个延时。C.在进程的敏感信号表中,既可以使用信号,也可以使用变量。D.变量赋值的一般表达式为:目标变量名= 表达式。正确答案:A5.在VHDL中,用语句_表示clock的下降沿A.clockEVENTB.clockEVENT ?AND ?clock=1C.clock=0D.clockEVENT? AND ?clock=0正确答案:D6.在VHDL中,( )不能将信息带出对它定义的当前设计单元。A.信号B.常量C.数据D.变量正确答案:D7.执行下列语句后Q的值等于( )。 ?

3、 SIGNAL E: STD_LOGIC_VECTOR (2 TO 5); SIGNAL Q: STD_LOGIC_VECTOR (9 DOWNTO 2); ? E0, 4=0, OTHERS=1); QE (2), 4=E (3), 5=1, 7=E (5), OTHERS=E (4); ?A.“11011011”B.“00110100”C.“11011001”D.“00101100”正确答案:D8.下列关于CASE语句的说法不正确的是A.条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。B.CASE语句中必须要有WHEN OTHERS=NULL;语句。C.CASE语句中的选择值只

4、能出现一次,且不允许有相同的选择值的条件语句出现。D.CASE语句执行必须选中,且只能选中所列条件语句中的一条。正确答案:B9.在Quartus II中,新建时序波形文件时应选择( )。A.Editor fieB.Graphic Editor fileC.Text Editor fileD.Vector waveform file正确答案:D10.一般把EDA技术的发展分为( )个阶段。A.5B.4C.3D.2正确答案:C11.MAXPLUSSII中编译VHDL源程序时,要求( )。A.文件名和实体可不同名B.文件名和实体名无关C.文件名和实体名要相同D.不确定正确答案:C12.在VHDL语言

5、中,下列对时钟边沿检测描述中,错误的是A.if clkevent and clk = 1 thenB.if falling_edge(clk) thenC.if clkevent and clk = 0 thenD.if clkstable and not clk = 1 then正确答案:D13.EAB中RAM的大小可灵活配置,Altera FLEX 10K 系列器件中的EAB作RAM用时,有哪几种配置模式A.512x8,1024x4,2048x2,4096x1B.256x8,512x4,1024x2,2048x1C.256x4,512x2,1024x1D.256x16,512x8,1024

6、x4,2048x2正确答案:B14.VHDL常用的库是A.IEEEB.STDC.WORKD.PACKAGE正确答案:A15.请在下例的语句中选择所需的符号_。signal a,b,c : std_logic;c_ab after 10ns;A.:B.C.D.正确答案:B16.在VHDL中,用语句( )表示检测clock的上升沿。A.clockEVENTB.clockEVENT AND clock=1C.Clok=0D.clockEVENT AND clock=0正确答案:B17.根据VHDL语法规则,下面哪个标识符是非法的标识符A.notAckB.constantC.FFT_1024_1D.state0正确答案:B18.在元件例化语句中,用_符号实现名称映射,将例化元件端口声明语句中的信号与PORT MAP()中的信号名关联起来。A.=B.:=C.正确答案:D19.下面哪个说法是错误的A.进程语句与进程语句之间是并行执行的,进程语句内部是顺序执行的B.进程语句是可以嵌套使用的C.块语句与块语句之间是并行执行的,块语句内部也是并行执行的D.块语句是可以嵌套使用的正确答案:B20.下面哪种语句不是并行语句A.wait语句B.process语句C.块语句D.生成语句正确答案:A

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 习题/试题

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号