《《LOGICDESIGNPRACTICES—part——廖昌俊_》-精选课件（公开PPT）》由会员分享，可在线阅读，更多相关《《LOGICDESIGNPRACTICES—part——廖昌俊_》-精选课件（公开PPT）（28页珍藏版）》请在金锄头文库上搜索。
1、1,Chapter 6 Combinational Logic Design Practices (组合逻辑设计实践),Documentation Standard and Circuit Timing (文档标准和电路定时) Commonly Used MSI Combinational Logic Device (常用的中规模组合逻辑器件),2,第5,6章教学大纲要求,重点学习掌握：学习利用基本的逻辑门完成规定的组合逻辑电路的设计任务：如译码器、编码器、多路选择器、多路分配器、异或门、比较器、全加器。学习利用基本的逻辑门和已有的中规模集成电路（MSI）逻辑器件如译码器、编码器、多路选择器、
2、多路分配器、异或门、比较器、全加器、三态器件等作为设计的基本元素完成更为复杂的组合逻辑电路设计的方法。,3,6.1 Documentation Standard (文档标准),Structure Thinking (结构化的理念) Specification: Description of Interface and Function (说明书：接口及功能描述) Block Diagram: Systems Major Function Module and their Basic Interconnections (方框图 ：主要功能模块及其互联 图6-1) Schematic Diagra
3、m 原理图 （ 图6-17）,4,6.1 Documentation Standard (文档标准),Timing Diagram 定时图 （图6-19） Structure Logic Device Description (结构化逻辑器件描述) Circuit Description : Explains how the circuit works internally. (电路描述：解释电路内部如何工作),5,Gate Symbols (门的符号),6,Signal Name and Active Levels (信号名和有效电平),Name a Signal (信号的命名) An Ac
4、tive Level Associated with a Signal (与信号相关的有效电平) Active High （高电平有效） Active Low （低电平有效）,Asserted (有效） Deasserted（无效） Negated（取消）,7,An Inversion Bubble to Indicate an Active-Low Pin (有反相圈的引脚 表示低电平有效),Given Logic Function as Occurring inside that symbolic outline. (给定逻辑功能只在符号框的内部发生),Signal Name and Ac
5、tive Levels (信号名和有效电平),8,Equivalent Gate Symbols under the Generalized Demorgans Theorem 等效门符号（摩根定理）,9,Bubble-to-Bubble Logic Design (“圈到圈”的逻辑设计),Figure 6-11,10,schematic diagram(电路原理图),11,6.2 Circuit Timing (电路定时),Propagation Delay (传播延迟), A Signal Path as the Time that it takes for a Change at the
6、 Input to Produce a Change at the Output of the Path (信号通路输入端的变化引起输出端变化所需的时间),tpHL and tpLH Maybe Different,12,Propagation Delay (传播延迟),Timing Analysis: Worst-Case Delay (定时分析：取最坏情况延迟),6.2 Circuit Timing (电路定时),tpHL and tpLH Maybe Different,13,Timing Diagram 定时图（时序图）,6.2 Circuit Timing (电路定时),Causal
7、ity and Propagation Delay (因果性和传播延迟）,14,6.2 Circuit Timing (电路定时),Timing Diagram 定时图（时序图）,Minimum and Maximum Delay (最小和最大延迟）,15,6.2 Circuit Timing (电路定时),Certain and Uncertain Transitions (确切的和不确切的转换）,16,补充：组合逻辑电路,组合逻辑电路定义：如果逻辑电路在任意时刻的输出状态仅仅取决于该时刻的输入，而与电路以前的状态和输入无关。 组合逻辑电路特点：无反馈回路、无记忆元件。 组合逻辑电路结构：单
8、输入单输出、单输入多输出、多输入单输出、多输入多输出。,17,补充：组合逻辑电路分类,按使用的基本开关元件不同 分为 MOS、TTL、ECL 等类型 按集成度(Integration Level)不同 分为SSI、MSI、LSI、VLSI等 按逻辑功能不同 分为Adder (加法器)、 Comparator (比较器)、 Encoder(编码器)、 Decoder (译码器)、 Multiplexer (多路复用器/数据选择器)、数据分配器、 Parity Circuits (校验电路)、 ROM (只读存储器)等。,18,补充： 组合逻辑电路分析,分析的目的：给定电路，确定电路的逻辑功能。
9、分析步骤： 由输入到输出逐级写出逻辑函数表达式。 利用代入规则，写出输出与输入的逻辑函数表达式。 对输出逻辑函数表达式进行化简。 列真值表或画波形图。 判断逻辑功能。,19,补充：组合逻辑例1,1、写出每级逻辑函数表达式,2、用代入规则，写出输入输出表达式,3、化简，已经最简,20,补充：组合逻辑例1,4、列真值表 5、判断电路的逻辑功能：奇偶校验电路-输入为奇数个1时，输出为1，否则为0。,21,补充：组合逻辑电路例2,功能：加法器,真值表,22,补充： 组合逻辑电路设计,设计要求：根据题目或工程实际要求，设计出符合要求的电路，得到原理电路图。 设计步骤： 分析题目及实际问题的要求，确定输入
10、、输出变量及其因果关系，进行逻辑抽象。 求真值表或逻辑函数表达式。 选择器件，确定合适的实现方式。 化简，或变换为合适的逻辑函数表达式形式。 得电路原理图，完成原理图设计。,23,问题 描述,逻辑 抽象,选定 器件 类型,函数化简 电路处理,将函数 式变换,电路 实现,真值表或函数式,补充：设计过程,24,1、进行逻辑抽象： 输入变量：红R 黄Y 绿G 三盏灯的状态 灯亮为1，不亮为0。 输出变量：故障信号F 正常工作为0，发生故障为1。,补充： 例设计监视交通信号灯工作状态的逻辑电路,25,1 0 0 1 0 1 1 1,3.用门电路设计 写出逻辑函数式并化简,F = RYG + RY + RG + YG,RYG,RY,RG,YG,26,4.电路设计,F = RYG + RY + RG + YG,27,补充：例最佳供电控制电路,发电机组：15kW、25kW 用电设备：10kW、15kW、25kW 分析：根据用电设备的需求，决定发电机组是否发电。 逻辑约定：1表示发电、用电设备工作，0不工作。 A、B、C分别表示10kW、15kW、25kW用电设备；Y、Z分别表示15kW、25kW发电设备。 三个用电设备不能同时工作，因为电力不够！,真值表,28,补充：例最佳供电控制电路,逻辑函数表达式,
