《CMOS门电路.doc》由会员分享，可在线阅读，更多相关《CMOS门电路.doc（12页珍藏版）》请在金锄头文库上搜索。
1、CMOS门电路以MOS（Metal-Oxide Semiconductor）管作为开关元件的门电路称为MOS门电路。由于MOS型集成门电路具有制造工艺简单、集成度高、功耗小以及抗干扰能力强等优点，因此它在数字集成电路产品中占据相当大的比例。与TTL门电路相比，MOS门电路的速度较低。MOS门电路有三种类型：使用P沟道管的PMOS电路、使用N沟道管的NMOS电路和同时使用PMOS和NMOS管的CMOS电路。其中CMOS性能更优，因此CMOS门电路是应用较为普遍的逻辑电路之一。1. CMOS非门图3-16所示是一个N沟道增强型MOS管TN和一个P沟道增强型MOS管TP组成的CMOS非门。 图3-1
2、6 CMOS非门电路 图3-17 CMOS与非门电路 两管的栅极相连作为输入端，两管的漏极相连作为输出端。TN的源极接地，TP的源极接电源。为了保证电路正常工作，VDD需要大于TN管开启电压VTN和TP管开启电压VTP的绝对值的和，即UDD UTN+ |UTP|。当Ui=0V时，TN截止，TP导通，UoUDD为高电平；当Ui=UDD时，TN导通，TP截止，Uo0V为低电平。因此实现了非逻辑功能。CMOS非门除了有较好的动态特性外，由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。CMOS非门的平均传输延迟时间约为10ns。另外由于它处在开关状态下总有一个
3、管子处于截止状态，因而电流极小，电路的静态功耗很低，一般为微瓦（mW）数量级。2. CMOS与非门图3-17所示为一个两输入端的CMOS与非门电路，它由两个串联的NMOS管和两个并联的PMOS管构成。每个输入端连到一个PMOS管和一个NMOS管的栅极。 当输入A、B均为高电平时，TN1和TN2导通，TP1和TP2截止，输出端为低电平；当输入A、B中至少有一个为低电平时，对应的TN1和TN2中至少有一个截止，TP1和TP2中至少由一个导通，输出F为高电平。因此，该电路实现了与非逻辑功能。3. CMOS或非门图3-18所示是一个两个输入端的CMOS或非门电路，它由两个并联的NMOS管和两个串联的P
4、MOS管构成。每个输入端连接到一个NMOS管和一个PMOS管的栅极。或非门的逻辑符号如图3-19所示。 当输入A、B均为低电平时，TN1和TN2截止，TP1和TP2导通，输出L为高电平；只要输入端A、B中有一个为高电平，则对应的TN1和TN2中至少有一个导通，TP1和TP2中便至少有一个截止，使输出F为低电平。因此，该电路实现了或非逻辑功能。 图3-18 CMOS或非门电路 图3-19 或非门逻辑符号4. CMOS三态门图3-20所示是一个低电平使能控制的三态非门，从电路结构上看，该电路是在CMOS非门的基础上增加了NMOS管TN2和PMOS管TP2构成的。当使能控制端=1时，TN2和TP2同
5、时截止，输出F呈高阻状态；当使能控制端=0时，TN2和TP2同时导通，非门正常工作，实现F=的功能。 与TTL三态门一样，CMOS三态门也可用于总线传输。 图3-20 CMOS三态门5. CMOS传输门图3-21(a)所示是一个CMOS传输门的电路图，它由一个NMOS管TN和一个PMOS管TP并联构成，其逻辑符号如图3-21(b)所示。图中，TN和TP的结构和参数对称，两管的源极连在一起作为传输门的输入端，漏极连在一起作为输出端。TN的衬底接地，TP的衬底接电源，两管的栅极分别与一对互补的控制信号C和相接。 当控制端C=1（VDD），=0（0V）时，若输出电压Ui在0VUDD范围内变化，则两管
6、中至少有一个通导，输入和输出之间呈低阻状态，相当于开关接通，即输入信号Ui在0VUDD范围内都能通过传输门。 当控制端C=0（0V），=1（UDD）时，输入信号Ui在0VUDD范围内变化，两管总是处于截止状态，输入和输出之间呈高阻状态（107W），信号Ui不能通过，相当于开关断开。 由此可见，变换两个控制端的互补信号，可以使传输门接通或断开，从而决定输出端的模拟信号（0VUDD之间的任意电平）是否能传送到输出端。所以，传输门实质上是一种传输模拟信号的压控开关。 由于MOS管的结构是对称的，即源极和漏极可以互换使用，因此，传输门的输入端和输出端可以互换使用，即CMOS传输门具有双向性，故又称为可
7、控双向开关。(a) (b)图3-21 CMOS传输门及其逻辑符号6. CMOS逻辑门电路的系列及主要参数（1）CMOS逻辑门电路的系列 基本的CMOS4000系列。 高速的CMOSHC系列。 与TTL兼容的高速CMOSHCT系列。（2）CMOS逻辑门电路主要参数的特点 输出高电平UOH(min)=0.9UDD；输出低电平UOL(max)=0.01UDD。所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。 阈值电压Uth约为UDD/2。 CMOS非门的关门电平UOFF为0.45UDD，开门电平UON为0.55UDD。因此，其高、低电平噪声容限均达0.45UDD。 CMOS电路的功耗很小，一般小
8、于1mW/门； 因为CMOS电路有极高的输入阻抗，故其扇出系数NO很大，可达到50。CMOS逻辑门电路CMOS逻辑门电路是在TTL电路问世之后 ，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件 。CMOS电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力则远优于TTL。此外，几乎所有的超大规模存储器件 ，以及PLD器件都采用CMOS艺制造，且费用较低。早期生产的CMOS门电路为4000系列，随后发展为4000B系列。当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。下面首先讨论CM
9、OS反相器，然后介绍其他CMO逻辑门电路。MOS管结构图MOS管主要参数：1.开启电压VT开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压；标准的N沟道MOS管，VT约为36V；通过工艺上的改进，可以使MOS管的VT值降到23V。2. 直流输入电阻RGS即在栅源极之间加的电压与栅极电流之比这一特性有时以流过栅极的栅流表示MOS管的RGS可以很容易地超过1010。3. 漏源击穿电压BVDS在VGS=0（增强型）的条件下 ，在增加漏源电压过程中使ID开始剧增时的VDS称为漏源击穿电压BVDSID剧增的原因有下列两个方面：（1）漏极附近耗尽层的雪崩击穿（2）漏源极间的穿
10、通击穿有些MOS管中，其沟道长度较短，不断增加VDS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的ID4. 栅源击穿电压BVGS在增加栅源电压过程中，使栅极电流IG由零开始剧增时的VGS，称为栅源击穿电压BVGS。5. 低频跨导gm在VDS为某一固定数值的条件下 ，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导gm反映了栅源电压对漏极电流的控制能力是表征MOS管放大能力的一个重要参数一般在十分之几至几mA/V的范围内6. 导通电阻RON导通电阻RON说明了VDS对ID的影响 ，是漏极特性某
11、一点切线的斜率的倒数在饱和区，ID几乎不随VDS改变，RON的数值很大 ，一般在几十千欧到几百千欧之间由于在数字电路中 ，MOS管导通时经常工作在VDS=0的状态下，所以这时的导通电阻RON可用原点的RON来近似对一般的MOS管而言，RON的数值在几百欧以内7. 极间电容三个电极之间都存在着极间电容：栅源电容CGS、栅漏电容CGD和漏源电容CDSCGS和CGD约为13pFCDS约在0.11pF之间8. 低频噪声系数NF噪声是由管子内部载流子运动的不规则性所引起的由于它的存在，就使一个放大器即便在没有信号输人时，在输出端也出现不规则的电压或电流变化噪声性能的大小通常用噪声系数NF来表示，它的单位
12、为分贝（dB）这个数值越小，代表管子所产生的噪声越小低频噪声系数是在低频范围内测出的噪声系数场效应管的噪声系数约为几个分贝，它比双极性三极管的要小一、CMOS反相器由本书模拟部分已知，MOSFET有P沟道和N沟道两种，每种中又有耗尽型和增强型两类。由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。下图表示CMOS反相器电路，由两只增强型MOSFET组成，其中一个为N沟道结构，另一个为P沟道结构。为了电路能正常工作，要求电源电压VDD大于两个管子的开启电压的绝对值之和，即VDD(VTN|VTP|) 。1.工作原理首先考虑两种极限情况：当vI处于逻辑0时 ，相应的电压近似为0
13、V；而当vI处于逻辑1时，相应的电压近似为VDD。假设在两种情况下N沟道管 TN为工作管P沟道管TP为负载管。但是，由于电路是互补对称的，这种假设可以是任意的，相反的情况亦将导致相同的结果。下图分析了当vI=VDD时的工作情况。在TN的输出特性iDvDS（vGSNVDD）(注意vDSN=vO)上 ，叠加一条负载线，它是负载管TP在 vSGP=0V时的输出特性iDvSD。由于vSGPVT（VTN=|VTP|=VT），负载曲线几乎是一条与横轴重合的水平线。两条曲线的交点即工作点。显然，这时的输出电压vOL0V（典型值10mV ，而通过两管的电流接近于零。这就是说，电路的功耗很小（微瓦量级）下图分析
14、了另一种极限情况，此时对应于vI0V。此时工作管TN在vGSN0的情况下运用，其输出特性iDvDS几乎与横轴重合 ，负载曲线是负载管TP在vsGPVDD时的输出特性iDvDS。由图可知，工作点决定了VOVOHVDD；通过两器件的电流接近零值 。可见上述两种极限情况下的功耗都很低。由此可知，基本CMOS反相器近似于一理想的逻辑单元，其输出电压接近于零或+VDD，而功耗几乎为零。2.传输特性下图为CMOS反相器的传输特性图。图中VDD=10V，VTN=|VTP|=VT=2V。由于 VDD（VTN|VTP|），因此，当VDD-|VTP|vIVTN时,TN和TP两管同时导通。考虑到电路是互补对称的，一
15、器件可将另一器件视为它的漏极负载。还应注意到，器件在放大区（饱和区）呈现恒流特性，两器件之一可当作高阻值的负载。因此，在过渡区域，传输特性变化比较急剧。两管在VI=VDD/2处转换状态。3.工作速度CMOS反相器在电容负载情况下，它的开通时间与关闭时间是相等的，这是因为电路具有互补对称的性质。下图表示当vI=0V时 ，TN截止，TP导通，由VDD通过TP向负载电容CL充电的情况。由于CMOS反相器中，两管的gm值均设计得较大，其导通电阻较小，充电回路的时间常数较小。类似地，亦可分析电容CL的放电过程。CMOS反相器的平均传输延迟时间约为10ns。二、CMOS门电路1.与非门电路下图是2输入端CMOS与非门电路，其中包括两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B全为高电平时，才会使两个串联的NMOS管都导通，使两个并联的PMOS管都截止，
