《SDRAM原理及应用.pdf》由会员分享，可在线阅读，更多相关《SDRAM原理及应用.pdf（48页珍藏版）》请在金锄头文库上搜索。
1、SDRAM原理及应用原理及应用 主要内容主要内容 一 一 存储器分类存储器分类 二 二 SDRAM分类及特点分类及特点 三 三 SDRAM结构及接口结构及接口 四 四 SDRAM操作与时序操作与时序 五 五 内存的新特性与发展趋势内存的新特性与发展趋势 重点内容重点内容 一 存储器分类一 存储器分类 存储器分类存储器分类1 3 随机存储器随机存储器 RAM 和只读存储器和只读存储器 ROM 半导体存储器分类半导体存储器分类 存储器分类存储器分类2 3 DRAM的特点的特点 1 随机存取 随机存取 当存储器中的消息被读写时 所需时间与这段信息所在的位置 无关 相对的 读取或写入顺序访问 Sequ
2、ential Access 存储设 备中的信息时 所需时间与位置就会有关系 如磁带 2 易失性 易失性 当电源关闭时RAM不能保留数据 如需保存数据 就必须把它 们写入一个长期存储设备中 如Flash RAM和ROM的最大区别 在于RAM在断电后所保存的数据会自动消失 而ROM不会 3 需要刷新 需要刷新 动态随机存取存储器依赖内部存储区的电容器存储数据 电容 未充电代表0 充满电代表1 由于电容器或多或少有漏电的情形 若不作特别处理 数据会渐渐随时间消失 刷新是指定期读取电容 器的状态 然后按照原来的状态重新为电容器充电 弥补流失的电 荷 需要不断刷新正好解释了随机存取存储器的易失性 存储器
3、分类存储器分类3 3 二 二 SDRAM分类及特点分类及特点 SDRAM的分类的分类 1 SDR SDRAM Single Date Rate Synchronous Dynamic Random Access Memory SDRAM分类及特点分类及特点1 6 2 DDR SDRAM Double Date Rate SDRAM 3 DDR2 SDRAM 4 DDR3 SDRAM 分类分类SDR SDRAMDDR SDRAMDDR2 SDRAMDDR3 SDRAM 基基 本本 特特 性性 核心频率核心频率 MHz 66 166100 200100 200100 250 时钟频率时钟频率 MH
4、z 66 166100 200200 400400 1000 数据传输率数据传输率 Mbps 66 166200 400400 800800 2000 预取设计预取设计1bit2bit4bit8bit 突发长度突发长度1 2 4 8 full page2 4 84 88 CL值值2 32 2 5 33 4 5 65 6 7 8 9 Bank数量数量2 42 44 88 16 电电 气气 特特 性性 工作电压工作电压3 3V2 5V 2 6V1 8V1 5V 封装封装TSOP II 54 TSOP II 54 66 FBGA60 68 84FBGA78 96 生产工艺生产工艺 nm 90 110
5、 150 沿用SDRAM生 产体系 70 80 90 53 65 70 9045 50 65 容量标准容量标准 Byte 2M 32M8M 128M32M 512M64M 1G SDRAM分类及特点分类及特点2 6 分类分类SDR SDRAMDDR SDRAMDDR2 SDRAMDDR3 SDRAM 新新 功功 能能 及及 优优 缺缺 点点 新增特性新增特性差分时钟 DQS ODT OCD AL POSTED CAS 异步重置Reset 优点优点 制造工艺简单 TSOP封装焊接拆卸 方便 成品率高 数据传输率有所 提高 生产设备 简单 数据传输率高 更好的电气性能 与散热性 体积 小 功耗低
6、无 需上拉终结电阻 成本相对较低 工作频率进一步 提高 功耗和发 热量更小 容量 更大 缺点缺点 速度低 焊盘与 PCB接触面积小 散热差 高频阻抗 和寄生电容影响其 稳定性和频率提升 容量受限 高频 时稳定性和散热 性 需要大量终 结电阻 CL延迟增加 成品 率较低 价格较高 SDRAM分类及特点分类及特点3 6 关于频率和预取关于频率和预取 核心时钟频率 SDRAM内部 核心的工作频率 外部时钟频率 经时钟引脚从 外部提供给SDRAM的时钟 数据传输频率 实际数据的传 输频率 SDRAM分类及特点分类及特点4 6 DRAM有两个时钟 一个是内部时钟 一个是外部 时钟 在SDRAM与DDR1
7、时代 这两个时钟频率是相同 的 但在DDR2内存中 内部时钟变成了外部时钟的一 半 以DDR2 400为例说明 数据传输频率为400MHz 对于每个数据引脚 则是400Mbps pin 外部时钟 频率为200MHz 内部时钟频率为100MHz 因为内部 一次传输的数据就可供外部接口传输4次 虽然以DDR 方式传输 但数据传输频率的基准 外部时钟频率仍 要是内部时钟的两倍才行 SDRAM分类及特点分类及特点5 6 关于频率和预取关于频率和预取 那什么是4bit数据读预取呢 先从内存基本工作步骤说起 从系统接收读取命令 寻址 预读数据 保存在内存单元队列 传输到内存I O缓存 传输到CPU系统处理
8、 DDR内存采用200MHz的核心频率 通过两条路线同步传 输到I O缓存 实现400M的是实际频率 DDR2采用100M的核 心频率 通过四条传输路线同步传输至I O缓存 同样实现 400M的实际频率 正是因为DDR2可以预取4bit数据 所以可以采用四路传输 而由于DDR只能预读2bit数据 则只能采用200M的两条传输线 路实现400M 这样 DDR2就完全实现了在不降低总频率的情 况下 将核心频率降低到100M 从而能够实现更小散热量 更 低电压要求 而预读取则是指对于即将执行的数据 采用预先读取待用 的技术 在需要时既可快速进入处理环节 这样减少了数据查 找 等待 排队的时间 SDR
9、AM分类及特点分类及特点6 6 4bit 预取预取 三 三 SDRAM结构及接口结构及接口 SDR SDRAM的结构框图的结构框图 SDRAM结构及接口结构及接口1 7 SDR SDRAM容量计算容量计算 Row Address A0 A11 Column Address A0 A8 Bank 4 Data Width 16bit Capacity 4k x 512 x 4bank x 16bit 128Mbit SDRAM结构及接口结构及接口2 7 SDRAM结构及接口结构及接口3 7 内存基本单元内存基本单元 所有的所有的DRAM基本单位都是由一个晶体管和一个电容器组成基本单位都是由一个晶
10、体管和一个电容器组成 电容器的状态决定了这个电容器的状态决定了这个DRAM单位的逻辑状态是单位的逻辑状态是1还是还是0 电容器不能持久的保持储存的电荷 所以内存需要不断定时电容器不能持久的保持储存的电荷 所以内存需要不断定时 进行周期性的刷新 才能保持暂存的数据 进行周期性的刷新 才能保持暂存的数据 SDRAM结构及接口结构及接口4 7 Memory Bank基本结构基本结构 一个Bank由内存阵列 传感放大器 行解码器和列解码器组成 传感放大器用来放大从基本单元读出或写入内容时的电荷 行列解 码器用来定位由CPU指定的操作地址 SDRAM结构及接口结构及接口5 7 每个DRAM基本单元代表一
11、个 位 也就是一个bit 并且 有一个由列地址和行地址定义的唯一地址 8bit组成一个字节 字节 是内存中最小的可寻址单元 DRAM基本单元不能被单独寻址 否则 现在的内存将会更加复杂 而且也没有必要 很多DRAM基本单元连 接到同一个列线和同一个行线 组成了一个矩阵结构 这个矩阵结构 就是一个Bank 大部分的SDRAM芯片由4个Bank组成 DDR SDRAM的结构框图的结构框图 SDRAM结构及接口结构及接口6 7 DDR SDRAM接口定义接口定义 VDD VDDQ 电源供电 电源供电 CLK CLK 差分时钟差分时钟 CKE 时钟使能时钟使能 CS 片选信号 片选信号 BA0 BA1
12、 块选择 决定哪个块进行读 写 刷新 预充电等操作 块选择 决定哪个块进行读 写 刷新 预充电等操作 RAS 行地址选取 行地址选取 CAS 列地址选取 列地址选取 A0 A11 地址地址 DQ0 DQ15 双向数据双向数据 DQS 数据选通信号 控制数据选通信号 控制I O buffer 数据真正的同步信号 数据真正的同步信号 WE 读 读 写信号 高电平为读命令 低电平为写命令写信号 高电平为读命令 低电平为写命令 DM DM 数据标志位 标示当前数据是否为有效数据 数据标志位 标示当前数据是否为有效数据 SDRAM结构及接口结构及接口7 7 四 四 SDRAM操作与时序操作与时序 SDR
13、 SDRAM上电及初始化过程上电及初始化过程 SDRAM操作与时序操作与时序1 14 SDR SDRAM上电及初始化过程上电及初始化过程 1 VDD 供输入buffer和逻辑电路 和VDDQ 供 输出buffer 上电 此期间CKE保持低电平 2 开始时钟并使CKE置高 3 电源 时钟都稳定后 再等待200uS 4 发出预充电命令 PALL 5 接着发出多个 8个以上 刷新命令 REF 6 发出模式寄存器设置命令 MRS 初始化模式 寄存器 DDR2 中还有EMRS 进行ODT OCD等 功能的设置和调整 SDRAM操作与时序操作与时序2 14 状态描述状态描述 IdleIdle 空闲状态 是
14、所有命令开始时的状态 空闲状态 是所有命令开始时的状态 Row activeRow active 行地址有效 选定了操作对象的行地址和行地址有效 选定了操作对象的行地址和BANKBANK地址 打开一地址 打开一 个页面 个页面 PrechargePrecharge 预充电 对当前行操作结束后要开始对一个新的行进行操作 预充电 对当前行操作结束后要开始对一个新的行进行操作 必须要先进行预充电操作 预充电后自动回到空闲状态 必须要先进行预充电操作 预充电后自动回到空闲状态 Read and writeRead and write 对操作对象执行相应的读 写操作 操作完后自动回到行地对操作对象执行相
15、应的读 写操作 操作完后自动回到行地 址有效状态 址有效状态 Read and write with auto prechargeRead and write with auto precharge 对操作对象执行相应的读 写操作 操作完后自动进行预充对操作对象执行相应的读 写操作 操作完后自动进行预充 电状态 电状态 SDRAM操作与时序操作与时序3 14 SDR SDRAM典型典型读读操作操作 SDRAM操作与时序操作与时序4 14 突发 Burst 是指在同一行中相邻的存储单元连 续进行数据传输的方式 连续传输的存储单元数量就 是突发长度 只要指定起始列地址与突发长度 内存就会依次自 动
16、对后面相应数量的存储单元进行读 写操作而不再需 要控制器连续地提供列地址 BL越长 对连续的大数 据量传输就越有好处 但是对零散的数据 BL太长反 而会造成总线周期的浪费 但对于DDR而言 由于采用 了预取技术 突发长度不再指所连续寻址的存储单元 数量 而是指连续的传输周期数 突发长度 突发长度 BL 时序参数解释时序参数解释 SDRAM操作与时序操作与时序5 14 行有效至行预充电时间 Active to Precharge Delay 时序参数解释时序参数解释 指RAS至CAS延迟 RAS 数据请求后首先被激发 和CAS RAS完 成后被激发 并不是连续的 存在着延迟 tRCD tRAS tRP RAS Precharge Time 行预充电时间 也就是内存从结束一个行访 问到重新开始的间隔时间 内存存取数据所需的延迟时间 简单说就是内存接到CPU指令后 的反应速度 作为衡量内存品质的重要指标 CL延迟越小越好 CL CAS Latency SDRAM操作与时序操作与时序6 14 SDR SDRAM典型典型写写操作操作 SDRAM操作与时序操作与时序7 14 SDR SDRAM D
