《译码器实验报告-显示计时器》由会员分享，可在线阅读，更多相关《译码器实验报告-显示计时器（6页珍藏版）》请在金锄头文库上搜索。
1、刘凯计算机学院 0401206 | 学号 2012211791数字电路逻辑与设计实验 实验4 显示计数器的设计实验原理： 计数器是数字系统设计中不可缺少的时序部件，它不仅用于统计脉冲个数，而且常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。常见计数器的类型：按计数体制可分为二进制和非二进制计数器，按增减趋势可分为加法和减法计数器，按计数方式可分为同步和异步计数器。同步计数器是用同一个时钟脉冲控制，各触发器的状态翻转是同时发生的。而异步计数器，各触发器的状态不受同一时钟源控制，如果由各级触发器直接译码，会产生竞争、冒险现象，即出现译码尖峰。74LS390 双2 5 10进制异步计
2、数器：这种双单片电路将两个独立的模2 和模5 计数器封在一个封装中，采用双时钟脉冲输入，可构成模2 、模5 、模10计数器，甚至用它可以实现模100 以内的任何模值的计数器。其引脚排列图及逻辑图如图所示CPA 输入计数脉冲，由 Q A 输出可产生 2 分频信号；CPB 输入计数脉冲，由 QD 输出可产生5 分频信号。若在器件外部将 Q A 与CPB 相连，计数脉冲从 CPA 输入，即成为 8421BCD码十进制计数器，对应8421BCD码的输出顺序是Q DQ C Q BQ A ，其功能真值表如表 1-9-1所示；若将Q D 与CPA 相连，计数脉冲从 CPB 输入，便可成为 5421BCD码十
3、进制计数器，它的输出顺序是Q A Q D Q C Q B，其功能真值表如表所示将两个以上的计数器串接起来，可以实现大模值计数器。同步计数器一般设有进位（借位）输出端，可以选择适当的进位信号来驱动下一级电路工作；异步计数器一般用本级的高位输出端与下一级CP端相连就可实现计数。计数器利用反馈复零法（即输出信号对输入端的不同反馈），可得到任意进制计数器。这些通过强迫复“0 ”而构成的新计数器，仅使用了一个集成块，一般来讲工作是相当可靠的。如果有某些集成块因复“0 ”信号太短而使复位不可靠时，可在反馈电路中加入由与非门组成的基本RS触发器适当延迟时间即可解决。利用74LS390设计一个模18的计数器,使用555定时器产生计数脉冲信号，计数结果用数码管显示。电路图：1QA、1QB、1QC、1QD 波形：Blue - 1QGreen - 1QBBlue&green - 1QCRed - 1QDCP ， 2QA 波形：Red - CPGreen - 2QA
