《AD9833中文资料》由会员分享，可在线阅读，更多相关《AD9833中文资料（19页珍藏版）》请在金锄头文库上搜索。
1、AD9833特性：频率、相位数字可编程能耗：20mW/3V输出频率范围：012.5MHz输出波类型：正弦波、三角波、方波。工作电压范围：2.35.5V。不需外部组件。3 线SPI 接口。工作温度范围：40105低功耗选择。10 管脚MSOP 封装应用：频率激发/波形产生。液体、气流测量。传感应用逼近、运动、缺陷探测。线性损失、线性衰减。测试设备、医疗设备扫描、时钟产生器概述：AD9833 是一款低功耗、可编程波形发生器，可以产生正弦波、三角波、方波。输出频率和相位可软件编程，很容易调整，而不需要外部组件。频率寄存器是28 位的，如果是 25M 的时钟源，经过编程可以得到 0.1Hz 的时钟；同
2、样如果是 1M 的时钟源，可以得到0.004Hz 的时钟。AD9833 通过 3 线串口进行写操作。串口工作时钟频率高达 40M，并与 DSP 和微处理器标准兼容。其工作电压在2.3V5.5V 之间。AD9833 还具有休眠功能，可使没被使用的部分休眠，减少该部分的电流损耗，例如，若利用AD9833 输出作为时钟源，就可以让DAC 休眠，以减小功耗，该电路采用10 引脚MSOP 型表面贴片封装，体积很小。图一 规范测试电路原理框图：AD9833 规范图二 控制时钟时间特性：图三 串行时序最大绝对额定值：VDD to AGND . . . . . . . . . . . . . . . . .
3、. . .0.3 V to +6 VVDD to DGND . . . . . . . . . . . . . . . . . . . .0.3 V to +6 VAGND to DGND . . . . . . . . . . . . . . . . . . . 0.3 V to +0.3 VCAP/2.5 V . . . . . . . . . . . . . . . . . . . . . . . . . .2.75 VDigital I/O Voltage to DGND . . . . . . . . . .0.3 V to VDD + 0.3 VAnalog I/O Voltage
4、 to AGND . . . . . . . . . . .0.3 V to VDD + 0.3 VOperating Temperature RangeIndustrial (B Version) . . . . . . . . . . . . . . . 40to +105Storage Temperature Range . . . . . . . . . . . . .65 to +150Maximum Junction Temperature . . . . . . . . . . . . . . . . . 150MSOP PackageJA Thermal Impedance .
5、 . . . . . . . . . . . . . . . . . . . .206/WJC Thermal Impedance . . . . . . . . . . . . . . . . . . . . . 44/WLead Temperature, Soldering (10 sec) . . . . . . . . . . . . . . 300IR Reflow, Peak Temperature . . . . . . . . . . . . . . . . . . . 220选型参考：注意：ESD (静电释放) 敏感设备。人体和测试设备很容易产生高达4000V 的静电，这些静
6、电也会在不经意间自己释放掉。虽然AD9833 以ESD 保护电路为其特色,高压静电释放还是可能会给设备带来永久性的伤害。所以, 应当采取适当的 ESD 防备措施避免功能性能退化或损失。管脚定义：管脚功能描述：管脚号 名称 功能电源2 VDD 模拟和数字接口部分的电源供给。板上 2.5V 标准电压也是由 VDD 产生的。VDD 可以是 2.3V 和 5.5V 之间的电压值。VDD 和 AGND 之间应该连接一个0.1uF 和10uF 的非耦合电容。3 CAP/2.5V 数字电路工作电压是2.5V。这个2.5V 电压是从VDD 通过板上稳压器产生的。VDD 小于2.7V 时,稳压器要求CAP/2.
7、5V 和DGND 之间连接一个100uF 的非耦合电容；如果VDD 不大于2.7V 时，CAP/2.5V 和DGND 直接相连。4 DGND 数字地9 AGND 模拟地模拟信号1 COMP DAC 偏差管脚，用以退耦DAC 偏差电压。10 VOUT 电压输出，可输出模拟或者数字电压。自带200ohm 的电阻，不需要外部上拉电阻。数字接口与控制5 MCLK 数字时钟输入。DDS 输出频率是MCLK 的二进制分数形式。输出频率的准确性和相位噪声由这个时钟确定。6 SDATA 串行数据输入，采用16 位串行数据字格式。7 SCLK 串行时钟输入，数据在时钟下降沿输入AD9833。8 FSYNC 低有
8、效控制输入，数据输入的帧同步信号。当FSYNC 被拉低时，内部逻辑就表示一个新的数据被载入。AD9833 典型的性能特性：AD9833 的一些术语积分非线性：这是指任意码与通过传输函数终点的直线的最大偏差。传输函数的零点是零刻度，比第一个转化码小 0.5LSB 的点，满刻度，比最后一个转化码高 0.5LSB 的点。误差以多少 LSB的形式表示。差分非线性度：这是在DAC 上相邻两个代码变化1LSB 在测量和理想状况下的差异。一个指定的最大范围是1LSB 的差分非线性度可以保证单调性。输出标准：输出标准指的是在DAC 输出产生的满足规范的最大电压值。如果有比指定标准高的电压产生，AD9833 可
9、能就不符合记录表中的标准。无寄生动态范围（SFDR）：和感兴趣的频率一起，基频波的谐波频率以及这些频率的像都会出现在DDS电路的输出上。无寄生动态范围（SFDR）指的是出现在感兴趣波段的激励或谐波。宽带SFDR会给出在0 到奈奎斯特带宽内与基带频率大小有关的最大的谐波或激励的大小。窄带SFDR会给出在基带频率200kHz带宽内最大的谐波或激励的衰减。总谐波失真：总谐波失真（THD）是谐波绝对和与基波绝对值的比值。对于AD9833，THD 定义为：这里，V1 是基波绝对幅度，V2,V3,V4,V5,V6 分别是2 到6 次谐波的绝对幅度。信噪比（SNR）SNR 是在奈奎斯特频率下测量输出信号的绝
10、对值和其他所有频谱成分的绝对和的比值。SNR 值以分贝形式表示。时钟馈入MCLK 输入会有到模拟输出的馈入。时钟馈入指的是与 AD9833 输出频谱中基带频率相关的MCLK 信号的数量。操作原理由于波形常常是用幅度形式（a(t) = sin(wt)）加以考虑。这些都是非线性的，也很难产生，除非用分段构造方法。另外，角型信息实际上是线性的。也就是说，相位角每一个单位时间会改变一个固定的角度。角速度依赖于信号的频率（= 2_f）。图 四正弦波的相位是线性的，只要给出参考时间间隔，这个间隔的相位变化就能确定。 Phase = t的计算： =Phase/t=2f计算f，并用参考实在频率代替参考周期(
11、1/fMCLK = t)f=PhasefMCLK / 2AD9833就是基于这个简单的等式构造输出。一块简单的DDS芯片加上三个主要的子电路（数控相位调制振荡器、SIN ROM、数模转换器）就可以实现这个简单的等式。每一个子电路都会在下面提到。电路结构AD9833是一个完全集成的DDS电路，需要一个参考时钟、一个低精度电阻和去耦电容去产生高达12.5M的正弦波。除了产生这种射频信号，这款芯片完全能广泛适用于各种简单和复杂的调制方案。这些调制方案在数字领域得到了广泛应用，运用DSP技术能够使复杂的调制算法简化，而且很精确。AD9833的内部电路由以下几部分组成：一个数控振荡器（NCO），频率和相
12、位调制器，SIN ROM，一个数模转换器和一个调节器。数控相位调制振荡器这包括两个频率选择寄存器，一个相位累加器，两个相位偏移寄存器和一个相位加法器。NCO的主要组成部分是一个28位的相位累加器。连续时间信号的相位范围是：02。超过这个范围时，正弦函数会周期性地重复。数字实现也是一样。累加器把相位值刻度多位数字字。AD9833中的相位累加器是以28位的形式进行操作的，所以在AD9833中，2= 2 。28同样,Phase范围也刻度成以下范围：0 Phase 2 1。这样前面的等式就变成：28f =PhasefMCLK / 228 0 Phase 228 1相位累加器的输入由FREQ0或者FRE
13、Q1来选择，受FSELECT控制。NCO本身可以产生连续的相位信号，因此在频率变化的时候需要防止输出的不连续。在NCO后，用12位相位寄存器可以把相位偏移加入相位调制。其中一个相位寄存器的内容被加到NCO最重要的位上。AD9833由两个相位寄存器，它们的分辩率是：2/4096SIN ROM为了让NCO的输出有用，必须把相位信息转化成正弦值。由于相位信息直接对应幅度值，SINROM把数字相位信息当作地址，通过查表把相位信息转化成幅度信息。虽然NCO包含的是28位的相位累加器，但NCO的输出却是截断了的12位。使用相位累加器的全精度是不现实的，也是不必要的，因为这需要查找表的所有 个条目。只需要足
14、够的相位精度，以使截断产228生的误差小于10位DAC的精度，这就要求SIN ROM的相位精度要比10位DAC多两位。SIN ROM通过控制寄存器的MODE（D1）位使能，表11中有更详尽的表述。数模转换器（DAC）AD9833包括一个高内阻电流源10位DAC。DAC从SIN ROM中获得数字字，再把他们转化成对应的模拟电压。DAC被定义位单端模式。由于AD9833在板上的电阻有200 ，所以就不需要额外的电阻。DAC输出的一般是峰峰值为0.6V的电压。调节器VDD提供AD9833模拟部分和数字部分需要的电源，一般为：2.3V5.5V.AD9833内部的数字部分工作在2.5V。一个板上调节器把
15、VDD上的电压步减到2.5V。当AD9833管脚VDD上的电压小于等于2.7V时，CAP/2.5V和VDD两个管脚应该连起来，这样板上调节器就被旁路了。功能描述串行接口AD9833 有一个标准 3 线串行接口，与 SPI、QSPI、MICROWIRE 和 DSP 接口标准兼容。在串行时钟输入 SCLK 的控制下， 。操作的时序如图三所示。FSYNC 输入是电平触发，可以作为帧同步和使能信号。数据只有在 FSYNC 为低的时输。 ，可以看到 FSYNC 下降沿和 SCLK 下降沿之间有一个时间间隔（t7）。FSYNC 置低以后，串行数据在 16 个 SCLK 下降沿被移位进输入移位寄存器。在第 16 个 SCLK 下降沿后 FSYNC 才能变高，可以看到 SCLK下降沿和 FSYNC 上升沿之间有一个时间间隔（t8）。同样，FSYNC 可以在多组 16 个 SCLK脉冲期间保持低电平，等到数据传输完毕后
