《《精编》高密度电路的设计》由会员分享，可在线阅读，更多相关《《精编》高密度电路的设计（10页珍藏版）》请在金锄头文库上搜索。
1、高密度(HD)电路的设计本文介绍，许多人把芯片规模的BGA封装看作是由便携式电子产品所需的空间限制的一个可行的解决方案，它同时满足这些产品更高功能与性能的要求。为便携式产品的高密度电路设计应该要为装配工艺着想。当为今天价值推动的市场开发电子产品时，性能与可靠性是最优先考虑的。为了在这个市场上竞争，开发者还必须注重装配的效率，因为这样可以控制制造成本。电子产品的技术进步和不断增长的复杂性正产生对更高密度电路制造方法的需求。当设计要求表面贴装、密间距和向量封装的集成电路(IC)时，可能要求具有较细的线宽和较密间隔的更高密度电路板。可是，展望未来，一些已经在供应微型旁路孔、序列组装电路板的公司正大量
2、投资来扩大能力。这些公司认识到便携式电子产品对更小封装的目前趋势。单是通信与个人计算产品工业就足以领导全球的市场。高密度电子产品的开发者越来越受到几个因素的挑战：物理(复杂元件上更密的引脚间隔)、财力(贴装必须很精密)、和环境(许多塑料封装吸潮，造成装配处理期间的破裂)。物理因素也包括安装工艺的复杂性与最终产品的可靠性。进一步的财政决定必须考虑产品将如何制造和装配设备效率。较脆弱的引脚元件，如0.50与0.40mm(0.020与0.016)引脚间距的SQFP(shrink quad flat pack)，可能在维护一个持续的装配工艺合格率方面向装配专家提出一个挑战。最成功的开发计划是那些已经实
3、行工艺认证的电路板设计指引和工艺认证的焊盘几何形状。在环境上，焊盘几何形状可能不同，它基于所用的安装电子零件的焊接类型。可能的时候，焊盘形状应该以一种对使用的安装工艺透明的方式来定义。不管零件是安装在板的一面或两面、经受波峰、回流或其它焊接，焊盘与零件尺寸应该优化，以保证适当的焊接点与检查标准。虽然焊盘图案是在尺寸上定义的，并且因为它是印制板电路几何形状的一部分，它们受到可生产性水平和与电镀、腐蚀、装配或其它条件有关的公差的限制。生产性方面也与阻焊层的使用和在阻焊与导体图案之间的对齐定位有关。焊盘的要求国际电子技术委员会(IEC, International Eletrotechnical C
4、ommission)的61188标准认识到对焊接圆角或焊盘凸起条件的不同目标的需要。这个新的国际标准确认两个为开发焊盘形状提供信息的基本方法：1).基于工业元件规格、电路板制造和元件贴装精度能力的准确资料。这些焊盘形状局限于一个特定的元件，有一个标识焊盘形状的编号。2).一些方程式可用来改变给定的信息，以达到一个更稳健的焊接连接，这是用于一些特殊的情况，在这些情况中用于贴装或安装设备比在决定焊盘细节时所假设的精度有或多或少的差别。该标准为用于贴装各种引脚或元件端子的焊盘定义了最大、中等和最小材料情况。除非另外标明，这个标准将所有三中“希望目标”标记为一级、二级或三级。一级：最大 - 用于低密度
5、产品应用，“最大”焊盘条件用于波峰或流动焊接无引脚的片状元件和有引脚的翅形元件。为这些元件以及向内的J型引脚元件配置的几何形状可以为手工焊接和回流焊接提供一个较宽的工艺窗口。二级：中等 - 具有中等水平元件密度的产品可以考虑采用这个“中等”的焊盘几何形状。与IPC-SM-782标准焊盘几何形状非常相似，为所有元件类型配置的中等焊盘将为回流焊接工艺提供一个稳健的焊接条件，并且应该为无引脚元件和翅形引脚类元件的波峰或流动焊接提供适当的条件。三级：最小 - 具有高元件密度的产品(通常是便携式产品应用)可以考虑“最小”焊盘几何形状。最小焊盘几何形状的选择可能不适合于所有的产品。在采用最小的焊盘形状之前
6、，使用这应该考虑产品的限制条件，基于表格中所示的条件进行试验。在IPC-SM-782中所提供的以及在IEC61188中所配置的焊盘几何形状应该接纳元件公差和工艺变量。虽然在IPC标准中的焊盘已经为使用者的多数装配应用提供一个稳健的界面，但是一些公司已经表示了对采用最小焊盘几何形状的需要，以用于便携式电子产品和其它独特的高密度应用。国际焊盘标准(IEC61188)了解到更高零件密度应用的要求，并提供用于特殊产品类型的焊盘几何形状的信息。这些信息的目的是要提供适当的表面贴装焊盘的尺寸、形状和公差，以保证适当焊接圆角的足够区域，也允许对这些焊接点的检查、测试和返工。图一和表一所描述的典型的三类焊盘几
7、何形状是为每一类元件所提供的：最大焊盘(一级)、中等焊盘(二级)和最小焊盘(三级)。图一、两个端子的、矩形电容与电阻元件的IEC标准可以不同以满足特殊产品应用表一、矩形或方形端的元件(陶瓷电容与电阻) (单位: mm)焊盘特征最大一级中等二级最小三级脚趾-焊盘突出0.60.40.2脚跟-焊盘突出0.00.00.0侧面-焊盘突出0.10.00.0天井余量0.50.250.05圆整因素最近 0.5最近 0.05最近 0.05焊接点的脚趾、脚跟和侧面圆角必须针对元件、电路板和贴装精度偏差的公差(平方和)。如图二所示，最小的焊接点或焊盘突出是随着公差变量而增加的(表二)。图二、带状翅形引脚元件的IEC
8、标准定义了三种可能的变量以满足用户的应用表二、平带L形与翅形引脚(大于0.625mm的间距) (单位: mm)焊盘特征最大一级中等二级最小三级脚趾-焊盘突出0.80.50.2脚跟-焊盘突出0.50.350.2侧面-焊盘突出0.050.050.03天井余量0.50.250.05圆整因素最近 0.5最近 0.5最近 0.05如果这些焊盘的用户希望对贴装和焊接设备有一个更稳健的工艺条件，那么分析中的个别元素可以改变到新的所希望的尺寸条件。这包括元件、板或贴装精度的扩散，以及最小的焊接点或焊盘突出的期望(表3，4，5和6)。表三、J形引脚 (单位: mm)焊盘特征最大一级中等二级最小三级脚趾-焊盘突出
9、0.20.20.2脚跟-焊盘突出0.80.60.4侧面-焊盘突出0.10.050.0天井余量1.50.80.2圆整因素最近 0.5最近 0.5最近 0.05表四、圆柱形端子(MELF) (单位: mm)焊盘特征最大一级中等二级最小三级脚趾-焊盘突出1.00.40.2脚跟-焊盘突出0.20.10.0侧面-焊盘突出0.20.10.0天井余量0.50.250.05圆整因素最近 0.5最近 0.5最近 0.05表五、只有底面的端子 (单位: mm)焊盘特征最大一级中等二级最小三级脚趾-焊盘突出0.20.10脚跟-焊盘突出0.20.10侧面-焊盘突出0.20.10天井余量0.250.10.05圆整因素最
10、近 0.5最近 0.05最近 0.05表六、内向L形带状引脚 (单位: mm)焊盘特征最大一级中等二级最小三级脚趾-焊盘突出0.10.10.0脚跟-焊盘突出1.00.50.2侧面-焊盘突出0.10.10.1天井余量0.50.250.05圆整因素最近 0.5最近 0.5最近 0.05用于焊盘的轮廓公差方法的方式与元件的类似。所有焊盘公差都是要对每一个焊盘以最大尺寸提供一个预计的焊盘图形。单向公差是要减小焊盘尺寸，因此得当焊接点形成的较小区域。为了使开孔的尺寸标注系统容易，焊盘是跨过内外极限标注尺寸的。在这个标准中，尺寸标注概念使用极限尺寸和几何公差来描述焊盘允许的最大与最小尺寸。当焊盘在其最大尺
11、寸时，结果可能是最小可接受的焊盘之间的间隔；相反，当焊盘在其最小尺寸时，结果可能是最小的可接受焊盘，需要达到可靠的焊接点。这些极限允许判断焊盘通过/不通过的条件。假设焊盘几何形状是正确的，并且电路结构的最终都满足所有规定标准，焊接缺陷应该可以减少；尽管如此，焊接缺陷还可能由于材料与工艺变量而发生。为密间距(fine pitch)开发焊盘的设计者必须建立一个可靠的焊接连接所要求的最小脚尖与脚跟，以及在元件封装特征上允许最大与最小(或至少)的材料条件。BGA与CSPBGA封装已经发展到满足现在的焊接安装技术。塑料与陶瓷BGA元件具有相对广泛的接触间距(1.50, 1.27和1.00mm)，而相对而
12、言，芯片规模的BGA栅格间距为0.50, 0.60和0.80mm。BGA与密间距BGA元件两者相对于密间距引脚框架封装的IC都不容易损坏，并且BGA标准允许选择性地减少接触点，以满足特殊的输入/输出(I/O)要求。当为BGA元件建立接触点布局和引线排列时，封装开发者必须考虑芯片设计以及芯片块的尺寸和形状。在技术引线排列时的另一个要面对的问题是芯片的方向(芯片模块的焊盘向上或向下)。芯片模块“面朝上”的结构通常是当供应商正在使用COB(chip-on-board)(内插器)技术时才采用的。元件构造，以及在其制造中使用的材料结合，不在这个工业标准与指引中定义。每一个制造商都将企图将其特殊的结构胜任
13、用户所定义的应用。例如,消费产品可能有一个相对良好的工作环境，而工业或汽车应用的产品经常必须运行在更大的压力条件下。取决于制造BGA所选择材料的物理特性，可能要使用到倒装芯片或引线接合技术。因为芯片安装结构是刚性材料，芯片模块安装座一般以导体定中心，信号从芯片模块焊盘走入接触球的排列矩阵。在该文件中详细叙述的栅格阵列封装外形在JEDEC的95出版物中提供。方形BGA，JEDEC MS-028定义一种较小的矩形塑料BGA元件类别，接触点间隔为1.27mm。该矩阵元件的总的外形规格允许很大的灵活性，如引脚间隔、接触点矩阵布局与构造。JEDEC MO-151定义各种塑料封装的BGA。方形轮廓覆盖的尺
14、寸从7.0-50.0，三种接触点间隔 - 1.50, 1.27和1.00mm。球接触点可以单一的形式分布，行与列排列有双数或单数。虽然排列必须保持对整个封装外形的对称，但是各元件制造商允许在某区域内减少接触点的位置。芯片规模的BGA变量针对“密间距”和“真正芯片大小”的IC封装，最近开发的JEDEC BGA指引提出许多物理属性，并为封装供应商提供“变量”形式的灵活性。JEDEC JC-11批准的第一份对密间距元件类别的文件是注册外形MO-195，具有基本0.50mm间距接触点排列的统一方形封装系列。封装尺寸范围从4.0-21.0mm，总的高度(定义为“薄的轮廓”)限制到从贴装表面最大为1.20
15、mm。下面的例子代表为将来的标准考虑的一些其它变量。球间距与球尺寸将也会影响电路布线效率。许多公司已经选择对较低I/O数的CSP不采用0.50mm间距。较大的球间距可能减轻最终用户对更复杂的印刷电路板(PCB)技术的需求。0.50mm的接触点排列间隔是JEDEC推荐最小的。接触点直径规定为0.30mm，公差范围为最小0.25、最大0.35mm。可是大多数采用0.50mm间距的BGA应用将依靠电路的次表面布线。直径上小至0.25mm的焊盘之间的间隔宽度只够连接一根0.08mm(0.003)宽度的电路。将许多多余的电源和接地触点分布到矩阵的周围，这样将提供对排列矩阵的有限渗透。这些较高I/O数的应用更可能决定于多层
