《第3章 内部存储器》由会员分享，可在线阅读，更多相关《第3章 内部存储器（182页珍藏版）》请在金锄头文库上搜索。
1、第三章内部存储器 2020 5 31 2 目录 3 1存储器概述 理解 3 2SRAM存储器 理解 3 3DRAM存储器 掌握 3 4只读存储器和闪速存储器 了解 3 5并行存储器 理解 3 6Cache存储器 掌握 2020 5 31 3 3 1存储器概述 3 1 1存储器分类3 1 2存储器的分级结构3 1 3存储器的技术指标 2020 5 31 4 3 1 1存储器分类 按存储介质分按存取方式分按存储内容可变性分按信息易失性分按在计算机系统中的作用分 2020 5 31 5 3 1 1存储器分类 1 3 按存储介质分半导体存储器 用半导体器件 MOS管 组成的存储器 磁表面存储器 用磁性
2、材料 磁化作用 做成的存储器 光盘存储器 用光介质 光学性质 构成的存储器 按存取方式分随机存储器 存取时间和存储单元的物理位置无关 顺序存储器 存取时间和存储单元的物理位置有关 半顺序存储器 存取时间部分地依赖于存储单元的物理位置 系统主存 Cache 软盘硬盘磁带 光盘 半导体存储器 磁带 磁盘存储器 2020 5 31 6 3 1 1存储器分类 2 3 按存储内容可变性分只读存储器 ROM 只能读出而不能写入的半导体存储器 随机读写存储器 RAM 既能读出又能写入的半导体存储器 按信息易失性分易失性存储器断电后信息即消失的存储器 非易失性存储器断电后仍能保存信息的存储器 半导体存储器 半
3、导体存储器 磁盘光盘 2020 5 31 7 半导体存储器的分类 按制造工艺分类双极型 速度快 集成度低 功耗大MOS型 速度慢 集成度高 功耗低按使用属性分类随机存取存储器RAM 可读可写 断电丢失只读存储器ROM 正常只读 断电不丢失 6 1 2 存储器的分类 2020 5 31 8 3 1 1存储器分类 3 3 按在计算机系统中的作用分主存储器能够被CPU直接访问 速度较快 用于保存系统当前运行所需的所有程序和数据 辅助存储器不能被CPU直接访问 速度较慢 用于保存系统中所有的程序和数据 高速缓冲存储器 Cache 能够被CPU直接访问 速度快 用于保存系统当前运行中频繁使用的程序和数据
4、 控制存储器CPU内部的存储单元 半导体存储器 磁盘 光盘存储器 半导体存储器 半导体存储器 2020 5 31 9 3 1 2存储器的分级结构 动画演示 存储器的分级结构 swf 2020 5 31 10 CPU 缓存 主存 辅存 缓存 主存层次 主存 辅存层次 3 1 2存储器的分级结构 1 2 系统对存储器的要求 大容量 高速度 低成本三级存储系统结构 1 加上cache的目的为提高速度 2 内存包括cache和主存 1 降低了成本 扩大了容量 2 虚存系统包括主存和辅存 在CPU看来 容量相当于辅存容量 速度相当于CACHE速度 分层技术使得存储的速度接近于上层 而价格 容量接近于下层
5、 2020 5 31 11 CPU访问存储器 CPU 一级M1 二级M2 注意 M为Memery存储器的意思 CPU首先访问速度快的M1 如果信息不在M1内 则从速度慢的M2内把数据调用到M1内 然后CPU再访问速度快的M1任何时候 CPU都只直接与速度快的存储器打交道 2020 5 31 12 3 1 2存储器的分级结构 2 2 存储器分级结构中应解决的问题 当需从辅存中寻找指定内容调入主存时 如何准确定位 依靠相应的辅助软硬件 例如 虚拟内存技术 当CPU访问cache 而待访问内容不在cache中时 应如何处理 从主存向cache中调入相应内容 cache中的内容是主存中的copy 以上
6、过程均由操作系统管理 2020 5 31 13 3 1 3主存储器的主要技术指标 存储容量存取时间 访问时间 存取周期存储器带宽 2020 5 31 14 3 1 3主存储器的技术指标 存储容量 存储容量 指存储器能存放二进制代码的总数 存储容量 存储单元个数 存储字长用a b表示如 8K 8表示存储器的容量是由 8 1024个单元 每个单元8位来构成的 即该存储器的容量为 8KB存储容量 存储单元个数 存储字长 8单位为B 字节 要求 已知存储容量 能计算出该存储器的地址线和数据线的根数 例如某机器存储容量为2K 16 则该系统所需的地址线为根 数据线位数为根 11 16 存储单元中二进制代
7、码的位数 存储字 一个二进制数由若干位组成 当这个二进制数作为一个整体存入或取出时这个二进制数称为存储字 2020 5 31 15 3 1 3主存储器的技术指标 存储速度 存取时间 访问时间 从启动一次访问操作到完成该操作为止所经历的时间 例如从接收读 写命令到信息从存储器读出 写入所需的时间以ns为单位 存取时间又分读出时间 写入时间两种 1秒 1 000 000 000纳秒 ns 存取周期存储器连续启动两次独立的访问操作所需的最小间隔时间 或存储器进行一次完整的读写操作所需要的全部时间 称为存取周期 以ns为单位 存取周期 存取时间 复原时间 存储器带宽每秒从存储器进出信息的最大数量 单位
8、为位 秒或者字节 秒 2020 5 31 16 求存储器带宽的例子 设某存储系统的存取周期为500ns 每个存取周期可访问16位 则该存储器的带宽是多少 存储带宽 每周期的信息量 周期时长 16位 500 10 9 秒 3 2 107位 秒 32 106位 秒 32M位 秒 2020 5 31 17 主存储器的其他性能指标 存储器的价格 用每位的价格来衡量 设存储器容量为S 总价格为C 则位价为C S 分 位 它不仅包含了存储元件的价格 还包括为该存储器操作服务的外围电路的价格 可靠性 指存储器正常工作 正确存取 的性能 功耗 存储器工作的耗电量 存储容量 速度和价格的关系 速度快的存储器往往
9、价格较高 容量也较小 容量 速度和价格三个指标是相互制约的 2020 5 31 18 存储器的层次结构 2020 5 31 19 3 2SRAM存储器 3 2 0主存储器的构成3 2 1基本的静态存储元阵列3 2 2基本的SRAM逻辑结构3 2 3读 写周期波形图 2020 5 31 20 3 2 0主存储器的构成 静态RAM SRAM 由MOS电路构成的双稳触发器保存二进制信息 优点 访问速度快 只要不掉电可以永久保存信息 缺点 集成度低 功耗大 价格高 动态RAM DRAM 由MOS电路中的栅极电容保存二进制信息 优点 集成度高 功耗约为SRAM的1 6 价格低 缺点 访问速度慢 电容的放
10、电作用会使信息丢失 要长期保存数据必须定期刷新存储单元 主要种类有 SDRAM DDRSDRAM 主要用于构成Cache 主要用于构成系统主存 2020 5 31 21 主存和CPU的联系 2020 5 31 22 基本存储元6个MOS管形成一位存储元 64 4位的SRAM结构图存储体排列成存储元阵列 不一定以存储单元形式组织 SRAM芯片封装后 都有3种信号线与外部打交道地址线 2n个单元 对应有n根地址线 地址信号经过译码电路 产生每个单元的字线选通信号 数据线 每个单元m位 对应有m根数据线 控制线 读写控制信号 1 为读操作 0 为写操作 3 2 1基本的静态存储元阵列 2020 5
11、31 23 1 六管静态存储电路 存储一个二进制位 Q1 Q2组成一个触发器Q3 Q4作为负载电阻Q5 Q6作为控制门写入时由I O线输入 若I O 1 使Q2导通 Q1截止 A 1 B 0 读出时A B点信号由Q5 Q6送出到I O线上 若A 1 B 0 则I O 1 动画演示 SRAM存储元 swf 2020 5 31 24 图3 2基本的静态存储元阵列 同时修改书上P68页图3 2的选择线64的标号改为63 2020 5 31 25 3 2 2基本SRAM存储器逻辑结构 2020 5 31 26 SRAM存储器的组成 存储体存储单元的集合 按位将各存储元组织成一个存储矩阵 存储矩阵MM是
12、存储器的核心地址译码器将CPU发出的地址信息转换成存储元选通信号的电路 译码驱动器用于增强译码输出选择线的驱动能力 I O控制电路一般包括读写电路和放大电路 地址译码电路 根据输入的地址编码来选中芯片内某个存储单元 2020 5 31 27 RAM的译码驱动方式 方法1 单译码被选单元由字线直接选定 适用容量较小的存储芯片 方法2 双译码被选单元由X Y两个方向的地址决定 适用容量大的存储器 动画演示 双地址译码器 swf 2020 5 31 28 单译码方式双译码方式 地址译码方式 选择线16条 选择线64条 2020 5 31 29 32K 8位的SRAM逻辑结构图 动画演示 3 3 sw
13、f X方向 8根地址线输出选中256行 Y方向 7根地址线输出选中128列 读写 选通控制 三维存储阵列结构 2020 5 31 30 Intel2114静态RAM芯片是1K 4的存储器外部结构地址总线10根 A0 A9 数据总线4根 D0 D3 片选信号CS 写允许信号WE0 写 1 读内部存储矩阵结构64 64方阵 共有4096个六管存储元电路 采用双译码方式A3 A8 6根 用于行译码 64行选择线 A0 A2 A9用于列译码 16条列选择线 每条列选择线同时接4个存储元 共16 4 64列 静态RAM芯片举例 Intel2114 2020 5 31 31 2114逻辑结构图 2020
14、5 31 32 读 写周期波形图精确地反映了SRAM工作的时间关系 掌握周期波形图的关键在于理解地址线 控制线和数据线三组信号何时有效 读周期中 地址线先有效 以便进行地址译码选中存储单元 然后是片选信号以便选中哪个芯片 写周期同读周期 3 2 3读 写周期波形图 2020 5 31 33 3 2 3读 写周期波形图 存储器读 写的原则读 写信号要在地址和片选均起作用 并经过一段时间后有效 读写信号有效期间不允许地址 数据发生变化 地址 数据要维持整个周期内有效 读周期时间 tRC 写周期时间 tWC 存储器进行两次连续的读 写操作所必须的间隔时间 大于实际的读出 写入时间 2020 5 31
15、 34 SRAM存储器的读周期 读周期操作过程CPU发出有效的地址信号 译码电路延迟产生有效的片选信号 在读信号控制下 从存储单元中读出数据 各控制信号撤销 地址信号稍晚 数据维持一段时间读出时间 tAQ 从地址有效到外部数据总线上的数据信息稳定所经历的时间片选有效时间 tEQ 读控制有效时间 tGQ 片选信号 读控制信号所需要维持的最短时间 二者相等 从地址译码后 到数据稳定的时间间隔 存储器的读周期时序 2020 5 31 35 数据输出稳定后 允许撤销片选信号和读命令 但不一定撤销 2020 5 31 36 SRAM存储器的写周期 写周期操作过程CPU发出有效的地址信号 并提供所要写入的
16、数据 译码电路延迟产生有效的片选信号 在写信号控制下 将数据写入存储单元中 各控制信号撤销 地址信号稍晚 数据维持一段时间写入时间 tWD 地址控制信号稳定后 到数据写入存储器所经历的时间 维持时间 thD 读控制信号失效后的数据维持时间 存储器的写周期时序 2020 5 31 37 存储器的写周期时序 tSA 地址有效后经过一段时间才能向CPU发出写命令 2020 5 31 38 课本P70 例1 下图是SRAM的写入时序图 R W是读 写命令控制线 当R W线为低电平时 存储器按给定地址把数据线上的数据写入存储器 请指出下图写入时序中的错误 并画出正确的写入时序图 R W 信号必须在地址和数据稳定时有效 一个写周期中地址不允许改变 一个写操作中数据不允许改变 2020 5 31 39 2020年5月31日星期日 39 正确的SRAM的写入时序图 2020 5 31 40 3 3DRAM存储器 动态RAM DRAM 因为该存储器必须定时刷新 才能维持其中的信息不变 DRAM的存储元由MOS晶体管和电容组成的记忆电路 电容上的电量来表现存储的信息 充电 1 放电 0 结构形式单管存储元
