《基于单片机的六位数显频率计数器电路设计.doc》由会员分享，可在线阅读，更多相关《基于单片机的六位数显频率计数器电路设计.doc（27页珍藏版）》请在金锄头文库上搜索。
1、基于单片机的六位数显频率计数器电路设计 毕业论文（设计） 本科生毕业论文（设计） 系（院）物理与电子信息科学系 专 业 电子信息工程 论文题目六位数显频率计数器 学生姓名 指导教师 ） 班 级 2007级2班 学 号 完成日期：2010 年 11月 1 毕业论文（设计） 摘要 频率计是一种测量信号频率的仪器，在教学、科研、高精度仪器测量、工业控制等领域都有较广泛的应用。本设计采用单片机AT89S51作为系统控制单元，其结构主要包括单片机控制电路和数码管显示电路，软件编程主要是采用C语言。具有性能优良，精度高，可靠性好、设计产品成本低，性价比高等特点。 关键词单片机 频率计 频率测量 Signi
2、fican6 Digitl Frequency Counter Abstract The frequency meter is a kind of measuring signal frequency instrument, in teaching, scientific research, precision instrument measurement, industrial control domain has the widespread application. This design USES the AT89S51 single-chip microcomputer as the
3、 system control unit and its structure is mainly include single-chip microcomputer control circuit and digital tube display circuit, software programming is mainly using C language. Has good performance, high precision, good reliability and design products with low cost, high performance-cost ratio.
4、 Keywords AT89S52 SCM frequency 前言 在现代社会中，随着电子工业的发展，能够精确测量各种设备仪器中电路的频率、电压、电流等参数已越来越重要。频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。传统的频率计通采用组合电路和时序电路等大量的硬件电路构成，产品不但体积较大，运行速度慢，而且测量低频信号时不宜直接使用。MCS51系列单片机具有体积小，功能强，性价比比较高等特点，因此被广泛应用于工业控制和智能化仪器，仪表等领域。此设计是基于 ATMEL 公司的AT89S51 单片机为核心，通过其 T0 与 T1的定
5、时与计数功能，来测量输入信号的频率，并通过六位动态数码管显示出来，并且尽可能使用最少的元器件，在满足性能要求的前提下，节省成本，以期达到最大的性价比，性能优良，精度高，可靠性好等特点。 1方案的选择与论证 1.1 数字频率计的基本原理 2 毕业论文（设计） 频率计是一种测量信号频率的仪器，在教学、科研、高精度仪器测量、工业控制等领域都有较广泛的应用。随着单片机技术的不断发展，单片机能实现更加灵活的逻辑控制功能，具有很强的数据处理能力，可以用单片机通过软件设计直接用十进制数字显示被测信号频率，能克服传统频率计结构复杂、稳定性差、精度不高的弊端，而且频率计性能也将大幅提高。 频率计的基本原理是用一
6、个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快， 但测得的频率精度就受影响。 数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率、转速、声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器。 1.2 方案一 其工作原理如图l所示。该方法是使用单片机自带的计
7、数器对输入脉冲进 行计数，其好处是设计出的频率计系统结构和程序编写简单，成本低廉，不需要外部计数器，直接利用所给的单片机最小系统就可以实现。这种方法的缺陷是受限于单片机计数的晶振频率。本次设计使用的AT89S51单片机，将其内部定时/计数器Tl的功能设为定时。频率信号由T0端引入。由于检测一个由“1”到“0”的跳变需要两个机器周期。前一个机器周期测出“1”，后一个周期测出“0”。故输入时钟信号的最高频率不得超过单片机晶振频率的二十四分之一。而且由于定时不能达到ls，所以要多次引起片内定时器的溢出中断，由此会引起测频的误差。 3 毕业论文（设计） 图1 方案一原理框图 1.3 方案二 其工作原理
8、如图2所示。该方法是单片机使用外部计数器对脉冲信号进行计数，计数值再由单片机读取。此方法的好处是输入的时钟信号频率可以不受单片机晶振频率的限制，可以对相对较高频率进行测量，但缺点是成本比第一种方法高，硬件系统结构比较复杂。为了节省硬件成本，可以采用动态扫描的方法进行显示。 图2 方案二原理框图 1.4 方案三 其工作原理如图3所示。系统测频、测周期部分采用中小规模数字集成电路，用机械式功能转换开关换挡，完成测频率，测周期，测脉冲的功能。该方案的特 4 毕业论文（设计） 点是中小规模数字集成电路应用技术熟悉，概念清楚，能可靠地完成频率计的基本功能，但由于系统功能要求较高，所以电路过于复杂 。而多
9、量程转换开关使用不便。其测频原理图如图1。 图3方案三测频原理框图 方案比较：从以上三个方案中可知,内部计数器法测量频率受晶振频率的限制而且多次中断会引发误差，但硬件结构简单。外部计数器法测量频率不受晶振频率的限制，但硬件结构复杂。方案三是采用中小规模数字集成电路实现频率的测量，其电路结构复杂，且稳定性、可靠性不高。因此通过对这3种方法优缺点的比较,本设计选取方案一，因为其硬件结构简单、稳定性、可靠性高，易于实现，而且从软件编程方面可以尽量减少误差，所以采用单片机内部计数器法测量频率。 2 硬件的设计与实现 2.1 基本设计原理 本设计的基于 ATMEL 公司 AT89S51 单片机的频率计数
10、器， 是利用该 51 单片机内部的定时/计数器来完成待测信号频率的测量。AT89S51 单片机内部具有 2 个 16 位的定时/计数器 T0 与 T1，其工作方法可以通过编程来实现所需的定时/计数与产生计数溢出中断要求的功能。定时/计数器 T0 与 T1 的核心都是 16 位的加 1 计数器， TH0 与 TL0构成在构成定时/计数器 T0 加 1 计数器的高 8 位和低 8 位； TH1 与 TL1构成在构成定时/计数器 T1 加 1 计数器的高 8 位和低 8 位。加 1 计数器的初值可以通过程序设定，这样就可以获得不同的计数值或定时时间。当加 1 计数器用作定时器时，每个机器周期加 1
11、5 毕业论文（设计） （使用 12MHz 时钟时，每 1us 加 1） ，这样以机器周期为基准可以用来测量时间间隔。当加 1 计数器用作计数器时，在相应的外部引脚发生从 1 到 0 的跳变时计数器加 1，这样在计数闸门的控制下可以用来测量待测信号的频率。外部输入每个机器周期被采样一次，这样检测一次从 1 到 0 的跳变至少需要 2 个机器周期（24个振荡周期），所以最大计数速率为时钟频率的 1/24。AT89S51 单片机的时钟频率可以在0Hz33MHz 范围内自动调节，当使用 12MHz 时钟时，最大计数速率为 500KHz。定时/计数器的工作由相应的运行控制位 TR 控制，当 TR 置 1
12、 时，定时/计数器开始计数；当 TR 置 0 时，停止计数。在本设计方案中，我通过程序设定 T0 工作在计数状态下，T1 工作在计时状态下。T0 计数器对输入的信号经行计数，其最大计数值为 fOSC/24,当 fOSC=12MHz 时，T0 的最大计数频率为250kHz。由于信号的频率就是每秒钟信号脉冲的个数，于是我让 T1 工作在定时状态下，定时时间为 1 秒。每定时 1 秒钟到，就停止 T0 的计数，然后从 T0 的计数单元中读取计数的数值，即完成了信号频率的测量。最后通过六位数码管显示出频率值。由于要尽可能的使用最少的元件，在满足设计要求的前提下，我尽可能的减少了元器件的使用。将被测信号
13、不加任何处理，直接输入单片机的 T0 口。而将被测信号经行放大整形、倍频锁相等处理就不再进行了。这样做会使该频率计在测量信号频率时产生精度误差，但能够满足设计要求。 2.2 系统硬件模块关系 系统总体分为：中央控制芯片，时钟电路，上电复位电路，显示电路等部分。系统总体方框如图4所示。 6 毕业论文（设计） 图4 系统总体方框图 2.2.1 AT89S51 单片机内部结构与原理 AT89S51 是一个低功耗，高性能 CMOS 8 位单片机，片内含 4k Bytes ISP(In-systemprogrammable)的可反复擦写1000次的Flash只读程序存储器，器件采用ATMEL公司的高密度
14、、非易失性存储技术制造，兼容标准 MCS-51 指令系统及 80S51 引脚结构，芯片内集成了通用 8位中央处理器和 ISP Flash 存储单元，功能强大的微型计算机的 AT89S51可为许多嵌入式控制应用系统提供高性价比的解决方案。 AT89S51 具有如下特点：40 个引脚，4k Bytes Flash 片内程序存储器，128 bytes的随机存取数据存储器（RAM），32 个外部双向输入/输出（I/O）口，5 个中断优先级2层中断嵌套中断， 2个16位可编程定时计数器,2个全双工串行通信口，看门狗（WDT）电路，片内时钟振荡器。此外，AT89S51 设计和配置了振荡频率可为 0Hz 并
15、可通过软件设置省电模式。空闲模式下，CPU 暂停工作，而 RAM 定时计数器，串行口，外中断系统可继续工作，掉电模式冻结振荡器而保存 RAM 的数据，停止芯片其它功能直至外中断激活或硬件复位。同时该芯片还具有 PDIP、TQFP 和 PLCC 等三种封装形式，以适应不同产品的需求。 AT89S51 单片机内部结构如图5所示： 7 毕业论文（设计） 图5 AT89S51 单片机内部结构 管脚说明：（如图6所示） 8 毕业论文（设计） 图6 AT89S51引脚分布图 P0：P0 口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8TTL 门电流。当 P1 口的管脚第一次写1 时，被定义为高阻输入。P0 能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在 FIASH 编程时，P0 口作为原码输入口，当 FIASH 进行校验时，P0 输出原码，此时 P0 外部必须被拉高。 P1：P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口，P1 口缓冲器能接收输出 4TTL 门电流。P1 口管脚写入 1 后，被内部上拉为高，可用作输入，P1 口被外部下
