《第七章+后端工艺》由会员分享，可在线阅读，更多相关《第七章+后端工艺（87页珍藏版）》请在金锄头文库上搜索。
1、Zhao 第七章第七章 CMOS 后端工艺制程后端工艺制程 铜互连铜互连 赵超赵超 中科院微电子所中科院微电子所 集成电路先导工艺研发中心集成电路先导工艺研发中心 Zhao 内容 7 1 绪论 7 2 摩尔定律对互连材料的要求 7 2 1 电导率和铜互连 7 2 2 电迁移 7 2 3 线间电容和low k材料 7 3 铜互连带来的技术挑战 7 3 1 铜扩散阻挡层 7 3 2 大马士革工艺 7 4 铜互连工艺 7 4 1 阻挡层和铜仔晶层 7 4 2电镀 7 4 3 CMP 7 5 铜互连发展现状和趋势 7 5 1 22纳米以下的新挑战 深宽比不断增加 阻挡层厚度极限 PVD的局限性 7 5
2、 2 正在进行中的研发 PVD 工艺优化 新型阻挡层 籽晶修复层 自对准阻挡层 7 5 3 铜 钨混合接触和铜接触 7 5 4 结语 Zhao 内容 7 1 绪论 7 2 摩尔定律对互连材料的要求 7 2 1 电导率和铜互连 7 2 2 电迁移 7 2 3 线间电容和low k材料 7 3 铜互连带来的技术挑战 7 3 1 铜扩散阻挡层 7 3 2 大马士革工艺 7 4 铜互连工艺 7 4 1 阻挡层和铜仔晶层 7 4 2电镀 7 4 3 CMP 7 5 铜互连发展现状和趋势 7 5 1 22纳米以下的新挑战 深宽比不断增加 阻挡层厚度极限 PVD的局限性 7 5 2 正在进行中的研发 PVD
3、 工艺优化 新型阻挡层 籽晶修复层 自对准阻挡层 7 5 3 铜 钨混合接触和铜接触 7 5 4 结语 Zhao CMOS 工艺制程中的互连制程工艺制程中的互连制程 金属金属1 通孔通孔1 金属金属1 通孔通孔1 金属金属1 通孔通孔1 金属金属1 通孔通孔1 金属金属1 通孔通孔1 金属金属1 通孔通孔1 金属金属1 通孔通孔1 金属金属1 通孔通孔1 金属金属1 接触接触 集成电路工艺中对光刻要集成电路工艺中对光刻要 求最高的是求最高的是Metal1 通常通常metal1的的pitch为一为一 个技术代的个技术代的CD的两倍 的两倍 出于对出于对CMOS电路寄生电电路寄生电 阻控制的考虑
4、需要采用高阻控制的考虑 需要采用高 电导率材料 电导率材料 出于对出于对CMOS电路寄生电电路寄生电 容的考虑 互连线之间的介容的考虑 互连线之间的介 电材料需采用低介电常数材电材料需采用低介电常数材 料 料 出于提高可靠性的考虑 出于提高可靠性的考虑 需控制互连线的电迁移 需控制互连线的电迁移 90nm前为铝互连 之后前为铝互连 之后 为铜为铜 low k互连 互连 Zhao 国际半导体技术路线图国际半导体技术路线图 2002年年 互连互连 90纳米之前采用铝互连 90纳米 1998年 引入铜互连 Zhao 内容 7 1 绪论 7 2 摩尔定律对互连材料的要求 7 2 1 电导率和铜互连 7
5、 2 2 电迁移 7 2 3 线间电容和low k材料 7 3 铜互连带来的技术挑战 7 3 1 铜扩散阻挡层 7 3 2 大马士革工艺 7 4 铜互连工艺 7 4 1 阻挡层和铜仔晶层 7 4 2电镀 7 4 3 CMP 7 5 铜互连发展现状和趋势 7 5 1 22纳米以下的新挑战 深宽比不断增加 阻挡层厚度极限 PVD的局限性 7 5 2 正在进行中的研发 PVD 工艺优化 新型阻挡层 籽晶修复层 自对准阻挡层 7 5 3 铜 钨混合接触和铜接触 7 5 4 结语 Zhao R Rmetal 1 metal 1 R Rvia 1 via 1 Cmetal 寄生电阻和寄生电容造成的延迟寄生
6、电阻和寄生电容造成的延迟 寄生电阻寄生电容 RC delay Why Cu 电阻优势 采用铜互连可大幅降低金属互连线的电阻从而减少互连造成采用铜互连可大幅降低金属互连线的电阻从而减少互连造成 的延迟 的延迟 Luce et al IBM IEEE IITC 1998 Why Cu 电迁移优势 铜的电迁移比铝材料小很多 铜的晶格扩散的激活能为2 2eV 晶界扩散结合能在0 7到1 2eV之间 而铝分别为1 4eV和0 4 0 8eV kTEa eDD 0 0 0 a E 激活能 0 0 D表观扩散系数 取决于 晶格振动频率与晶格几何结构 k 玻尔兹曼常数 8 6 10 5eV K T 温度 Zh
7、ao 电迁移 电迁移为什么重要 电子在导电过程中会撞击导体中的离子 将动量转移给离子从而电子在导电过程中会撞击导体中的离子 将动量转移给离子从而 推动离子发生缓慢移动 该现象称为电迁移 推动离子发生缓慢移动 该现象称为电迁移 在导电过程中 电迁移不断积累 并最在导电过程中 电迁移不断积累 并最 终在导体中产生分散的缺陷 这些缺陷终在导体中产生分散的缺陷 这些缺陷 随后集合成大的空洞 造成断路 随后集合成大的空洞 造成断路 因此 电迁移直接影响电路的可靠性 因此 电迁移直接影响电路的可靠性 MTTF mean time to failure 平均失效时间 A 常数 J 电流密度 n 是模型参数
8、Ea 激活能 k 波尔兹曼常数 T 绝对温度 K Black s 公式 互连失效时间跟电流密度的n次方成反比 Ln MTTF 跟激活能成正比 跟温度成反比 Why low K 采用低介电常数材料填充平行导线之间的空间可降低金属互采用低介电常数材料填充平行导线之间的空间可降低金属互 连线之间的电容从而减少延迟 连线之间的电容从而减少延迟 Low k 低介电常数材料 Cs1 kA d kL k 介电常数 L 平行线长度 氟硅玻璃 氟硅玻璃 Fluorosilicate glass 掺 掺F的的SiO2 K 3 9 to 3 5 含碳氧化硅 含碳氧化硅 K 3 0 多孔二氧化硅 多孔二氧化硅 K30
9、0 oC Ru silicide Cu detected on backside of Cu Ru Si after anneal at 300 oC All the barrier performance tests done with Cu Ru Si It needs to be re confirmed with Cu Ru ELK Alternative barrier PVD RuTa 71 RuTa Barrier Cu seed H Volders IMEC MAM 2010 RuTa Ta 12 at Ru 88 at On field thickness PVD RuTa
10、3nm PVD Cu 7nm Features 20nm trenches AR 4 1 PVD RuTa enables 20 nm trench filling PVD RuTa enables 20 nm trench filling Alternative barrier PVD RuTa 72 40455055606570758085 Cu3Si 300 Cu3Si 030 Cu 220 Cu 111 700 oC Cu3Si 012 Si substrate 600 oC 500 oC 400 oC 300 oC 200 oC 100 oC as dep 2 Cu 200 3540
11、455055606570758085 Cu Silicide Cu Silicide Cu Silicide Si substrate Cu 111 600 oC 500 oC 400 oC 300 oC 200 oC 100 oC as dep 2 Cu 111 High temperature XRD confirms good barrier performance Cu 3 nm RuTa 1 nm SiO2 Si Cu 1 nm SiO2 Si Alternative Barrier Co 73 Low resistivity Oxidation resistance CVD Co
12、available Low cost Poor O barrier performance Conformal plating of Cu directly on Co demonstrated Good adhesion at the interface of Co Cu No Cu diffusion through Co barrier at BEOL thermal budget Co diffusion through Cu detected Poor barrier performance to oxygen diffusion T Nogami IITC 2010 Self al
13、igned barrier by CuMn seed 74 CuMn alloy seed deposited on dielectric Cu plating using the alloy seed Anneal Mn segregated to O containing interface Mn oxide forms at IL of Cu dielectric No barrier on feature bottom STEM EDS J Koike Tohoko U IITC 2006 T Usui IEEE Transaction Ele Dev 53 10 2492 2006
14、100000 vias of 140nm Self aligned barrier by CuMn seed 75 Integration with Extreme low k S C Pan TSMC IITC 2010 Integration issues MnOx corrosion by CMP wet process causes delamination Liner containing C N between seed ELK improves corrosion resistance Integration of CuMn SAB with ELK is possible if
15、 correct process is selected Pattern process also impacts the reliability Self aligned barrier by CuTi seed K Ohmori Renesas IITC 2010 Lower line Lower lineTEM Via EMTDDB comb 70nm TEM no barrier on via bottom Via EM confirms the improvement by SAB TDDB of 70 nm pitch comb structure confirms good ba
16、rrier performance Reliability depends on Ti amount CuTi Cu seed CuTi ELK 76 Seed Enhancement Layers Barrier SEL Cu seed or barrier Cu seed SEL Barrier Ta TaN SEL Ru Co RuTa Cu Ta N Cu Ru Ta N H Y Huang TSMC IITC 2010 Improved adhesion filling for Cu SEL Thick Cu TaThin Cu TaThin Cu Ru Ta Ta SEL Ru or Co Cu 77 PVD Ta PVD seed PVD Ta CVD Co PVD seed M Narasimhan AMAT www semi org cms groups public documents ctr 0307 96 Wide opening CVD Co as SEL Optimization of ECP Key Vu Vi Vu Upward rate Vi Inwa
