《数字集成电路原理标准实验报告》由会员分享，可在线阅读，更多相关《数字集成电路原理标准实验报告（7页珍藏版）》请在金锄头文库上搜索。
1、电 子 科 技 大 学 微 电 子 与 固 体 电 子 学 院标 准 实 验 报 告（实验）课程名称 数字集成电路原理 学 号：2010032020024姓 名：李天生指导老师：张驰2013年 7月 8日电子科技大学教务处制表2电 子 科 技 大 学实 验 报 告学生姓名： 学 号： 指导教师： 实验地点： 实验时间： 一、实验室名称：二、实验项目名称：数字集成电路最优延迟设计与分析三、实验学时：3四、实验原理1、Hspice 的具体功能电路级和行为级仿真直流特性分析、灵敏度分析交流特性分析瞬态分析电路优化（优化元件参数）温度特性分析噪声分析傅立叶分析Monte Carlo, 最坏情况，参数扫
2、描，数据表扫描功耗、各种电路参数（如 H 参数、T 参数、s 参数）等可扩展的性能分析2、Hspice 界面Hspice 是一个在 cmd shell 窗口中运行的程序，无图形化界面；Hspice 的输入网单文件是一个有特定格式的纯文本文件可在任意的文本编辑工具中编辑； Hspice 的输出也是一系列纯文本文件，根据不同分析要求，输出不同扩展名的文件。如：.lis .mt0 .dat .smt 等。HSPICE 的运行： 在运行 HSPICE 之前，应该首先登录到 SUN 工作站上，并确保你的使用 HSPICE 的权限和环境变量已设好。打开一个“终端”窗口，然后进入到你的工作目录下。输入行命令
3、运行。 hspice 有两种工作模式：提示行模式和非提示行模式33、Hspice 两种工作模式a） 、提示行模式键入 hspice, 然后回车；系统会提示你输入一些参数，比如Enter input file name:此时输入你的 HSPICE 网表文件，缺省的扩展名为.spEnter output file name or directory: 缺省值为输入 HSPICE 网表文件名加上.lis 扩展名。但.sp 和.lis 并不是必须。除此之外，还有一些参数（这些参数的隐含值一般不需要更改） ，直接回车即可。等你按照系统的提示确定所有的参数后，HSPICE 就开始运行。 b） 、非提示行模
4、式一般情况下的输入举例如下：hspice demo.sp 或者hspice demo.sp = demo.lis4、Hspice 输出输出文件：一系列文本文件*.ic ：initial conditions for the circuit*.lis ： text simulation output listing*.mt0,*.mt1 ：post-processor output for MEASURE statements*.pa0 ：subcircuit path table*.st0 ： run-time statistics*.tr0 ,*.tr1：post-processor out
5、put for transient analysis*.ac0,*.ac1: post-processor output for AC analysisMetaWave：观察波形 (post-processor),人机交互界面五、实验目的本实验是基于数字集成电路原理课程其目的在于： 根据实验任务要求，综合运用课程所学知识自主完成反相器链的最优延迟优化设计。 学习并掌握国际流行的 EDA 仿真软件 hspice 的使用方法，并进行 hspice 电路网表的设计与仿真验证。六、实验内容1、 熟悉 hspice 工具环境与网表控制命令。2、根据设计指标要求，自主完成 3-5 级反相器链的网表设计。3
6、、对设计网表进行最优延迟分析与尺寸优化。4、总结、撰写并提交实验报告。4七、实验仪器设备（1）工作站或微机终端 一台（2）局域网（3）EDA 仿真软件 hspice 1 套八、实验步骤1、熟悉 hpice 仿真软件使用环境，掌握网表控制命令的书写格式。2、根据如下反相器链电路结构图考虑最优路径延迟的设计思路3、基于 TSMC0.25 工艺库完成一个标准单位反相器的延迟分析。4、参考如下三级反相器网表完成 3-5 级反相器的最优延迟设计与验证.title this is a inverter chain.op.options list node post.trans 0.1n 100nvpu i
7、n 0 pulse ( 0 2.5 0.5n 0.5n 1n 10n 20n )vdd 1 0 2.5mnm1 out1 in 0 0 nch w=300n l=250nmpm2 out1 in 1 1 pch w=600n l=250nmnm3 out2 out1 0 0 nch w=300n l=250nmpm4 out2 out1 1 1 pch w=600n l=250nmnm5 out out2 0 0 nch w=300n l=250n5mpm6 out out2 1 1 pch w=600n l=250ncl1 out 0 1pcl2 in 0 10f.measure tran
8、tdelay trig v(in) val=1.25 td=0 rise=1+ targ v(out) val=1.25 td=0 fall=1.measure tran ttrans when v(out)=1v.measure tran p_ AVG POWER from=0n to=100ns.lib mix025_1.l TT.end九、实验数据及结果分析：级数实验数据 三级 四级 五级最优延迟 1.540e-09 1.351e-08 1.212e-09面积尺寸和 area 38.778um2 19.125um2 26.775um2功耗 6.552e-03 6.393e-03 6.55
9、4e-03结果分析：实验波形及数据分析：3 级反相器波形64 级反相器波形5 级反相器波形数据分析：当只有三级反相器时整个电路延时在 1.54ns 左右，功耗在 6.5mW 的样子总体面积39um2，这个数据在电路中还算可以接受另外观察其波形，可以发现在功能上也是能够保持的比较好。当级数增加到 4 级的时候电路延时增加 13.5ns 而其他的功耗面积都和原来差不多总体性能下降但是在波形上有一定的改善。在反相器增加到 5 级时，延时为 1.2ns 功耗面积也差不多，波形变差但还是在接受范围内。十、实验结论：通过实验数据及波形我们可以看出一定的增加反相器级数能够在一定程度上降低延迟，然而在某个级数
10、的基础上可能会比原来的延时要差，所以在控制级数以及功耗上下功夫。另7外一点就是，有时在宽长比上设置使得延迟非常的小，但是在波形上变的非常差，这也是一个考虑因素，在设置宽长比降低延迟的同时也要考虑到功能（即波形）上的符合要求。当这些考虑周全后也需要在功耗和面积上进行优化，最终得到一个比较好的结果。十一、总结及心得体会：通过 hspice 我们可以非常方便的分析数字电路的各项功能指标以及进行优化设计，也能够进一步了解到电路各个参数之间的相互制约，以及我们在电路设计中应该要进行的折中，单纯的追求一个参数的优化有可能会使整个电路在功能上不能实现，然而这样的话就前功尽弃了。在电路设计中需要多加进行整体分析。十二、对本实验过程及方法、手段的改进建议：希望增加利用 hspice 进行源代码编写实现自己电路的分析报告评分：指导教师签字：评分标准：该实验课程将以一定比例（10%）计入数字集成电路原理课程总分，该实验评分标准为：总分 10 分，具体如下：步骤 实验要求 得分1 遵守实验纪律和操作规范 22 完成 hspice 网表设计仿真 33 提交实验报告并分析结果 5
