《微机原理第七章 系统扩展原理与接口技术.ppt》由会员分享，可在线阅读，更多相关《微机原理第七章 系统扩展原理与接口技术.ppt（139页珍藏版）》请在金锄头文库上搜索。
1、第七章系统扩展原理及接口技术 系统扩展原理 系统扩展是指单片机内部各功能部件不能满足应用系统要求时 在片外连接相应的外围芯片以满足应用系统要求 80C51主要有程序存储器的扩展 数据存储器的扩展 I O口的扩展 中断系统扩展以及其它特殊功能接口的扩展等 扩展的方法有并行扩展法和串行扩展法两种 并行扩展法是指利用单片机本身具备的三组总线 AB DB CB 进行的系统扩展 串行扩展法利用SPI三线总线和I2C双线总线进行系统扩展 有的单片机应用系统可能同时采用并行扩展法和串行扩展法 2020 5 21 3 单片机是通过芯片的引脚进行系统扩展的 80C51系列带总线的芯片引脚可以构成图7 1所示的三
2、总线结构 即地址总线 AB 数据总线 DB 和控制总线 CB 具有总线的外部芯片都通过这三组总线进行扩展 外部并行扩展原理 2020 5 21 4 图7 180C51系列单片微机的三总线结构 2020 5 21 5 1 地址总线 AB P0口提供低8位地址A0 A7 P2口提供高8位地址A8 A15 P0口是地址总线低8位和8位数据总线复用口 只能分时用作地址线 故P0口输出的低8位地址A0 A7必须用锁存器锁存 可寻址范围为64KB 2 数据总线 DB 由P0口提供 用D0 D7表示 P0口为三态双向口 是应用系统中使用最为频繁的通道 数据总线是并联到多个连接的外围芯片的数据线上 而在同一时
3、间里只能够有一个是有效的数据传送通道 3 控制总线 CB 包括片外系统扩展用控制线和片外信号对单片机的控制线 系统扩展用控制线有ALE 2020 5 21 6 输出 用于读片外程序存储器 EPROM 中的数据 输入 用于选择片内或片外程序存储器 当 0时 只访问外部程序存储器 当 1时 先访问内部程序存储器 内部程序存储器全部访问完之后 再访问外部程序存储器 输出 用于片外数据存储器 RAM 的读 写控制 当执行片外数据存储器操作指令MOVX时 自动生成 ALE 输出P0口上地址与数据隔离信号 用于锁存P0口输出的低8位地址的控制线 通常 ALE信号的下降沿控制锁存器来锁存地址数据 2020
4、5 21 7 图7 2地址锁存器 2020 5 21 8 在单片机应用系统中 为了唯一地选择片外某一存储单元或I O端口 需要进行二次选择 一是必须先找到该存储单元或I O端口所在的芯片 一般称为 片选 二是通过对芯片本身所具有的地址线进行译码 然后确定唯一的存储单元或I O端口 称为 字选 2020 5 21 9 片选 常用的方法有四种 线选法 地址译码法 应用 可编程器件PAL GAL 或 I O口线 1 线选法 线选法一般是利用单片机的最高几位空余的地址线中一根 如P2 7 作为某一片存储器芯片或I O接口芯片的 片选 控制线 用于应用系统中扩展芯片较少的场合 2 译码法 用译码器对空余
5、的高位地址线进行译码 而译码器的输出作为 片选 控制线 常用的译码器有3 8译码器74LS138 双2 4译码器74LS139 4 16译码器74LS154等 3 8译码器74LS138的管脚见图7 3 G1 使能端 当G1 1 0时 芯片使能 C B A 译码器输入 高电平有效 译码器输出 低电平有效 2020 5 21 10 图7 374LS138三 八译码器 部分地址译码 全地址译码 2020 5 21 11 图7 464K全地址译码电路 2020 5 21 12 0RAM地址分配为0000H 1FFFH 共8K A15 A14 A13 0 1芯片地址分配为2000H 3FFFH 共8K
6、 A15 A14 0 A13 1 2芯片地址分配为4000H 5FFFH 共8K A15 0 A14 1 A13 0 3芯片地址分配为6000H 7FFFH 共8K A15 0 A14 1 A13 1 4芯片地址分配为8000H 9FFFH 共8K A15 1 A14 0 A13 0 5芯片地址分配为A000H BFFFH 共8K A15 1 A14 0 A13 1 6芯片地址分配为C000H DFFFH 共8K A15 A14 1 A13 0 7I O地址分配为E000H FFFFH 共8K A15 A14 A13 1 2020 5 21 13 由于地址总线宽度为16位 在片外可扩展的存储器
7、最大容量为64KB 地址为0000H FFFFH 片外数据存储器与程序存储器的操作使用不同的指令和控制信号 允许两者的地址重复 故片外可扩展的数据存储器与程序存储器分别为64KB 片外数据存储器与片内数据存储器的操作指令不同 片外RAM只能用MOVX指令 允许两者地址重复 亦即外部扩展数据存储器地址可从0000H开始 I O口扩展与片外数据存储器统一编址 不再另外提供地址线 80C51系列单片机的系统并行扩展能力 程序存储器的扩展 1 程序存储器扩展时的总线功能和操作时序为片外程序存储器读选择信号 正常运行时 该引脚不能浮空 当 l时 80C51单片机所有片内程序存储器有效 当程序计数器PC运
8、行于片内程序存储器的寻址范围内 对80C51 87C51 89C51为0000H 0FFFH 共4KB 对80C52 87C52 89C52为0000H 1FFFH 共8KB 时 P0口 P2口及线没有信号输出 当程序计数器PC的值超出上述范围后 P0口 P2口及PSEN线才有信号输出 80C51访问片外程序存储器时 使用如下的信号 P0口 分时输出程序存储器的低8位地址和8位数据 ALE 输出 在ALE的下降沿时 P0口上出现稳定的程序存储器的低8位地址 用ALE信号锁存这低8位地址 2020 5 21 15 P2口 在整个取指周期中 输出稳定的程序存储器的高8位地址 线 输出 低电平有效
9、在ALE的下降沿之后 由高变为低 此时片外程序存储器的内容 指令字 送到P0口 而后在的上升沿将指令字送入指令寄存器 因而 信号作为片外程序存储器的 读 选通信号 2 当 0时 80C51单片机所有片内程序存储器无效 只能访问片外程序存储器 伴随着单片机复位 P0口 P2口及线均有信号输出 单片机片外程序存储器取指操作的时序如图7 7所示 2020 5 21 16 图7 7无片外数据存储器时的取指操作时序图 2020 5 21 17 2 扩展片外程序存储器的硬件电路80C51的片内程序存储器容量越来越大 如89C58 87C58的片内程序存储器的容量高达32K 8位 甚至为64K 8位 而且价
10、格也大大降低 例 扩展16K 8位片外程序存储器如图7 9所示 在电路中是接高电平的 27128A是16K容量的EPROM 所以用到了14根地址线A0 A13 系统中只扩展了一片程序存储器 所以27128A的片选端可直接接地 一直有效 2020 5 21 18 图7 8EPROM芯片管脚 2020 5 21 19 图7 9EPROM的扩展电路 数据存储器的扩展 常用的数据存储器有动态RAM和静态RAM 有并行RAM和串行RAM 片外数据存储器扩展时的总线功能和读 写操作时序80C51单片机 对片外数据存储器读 写操作的指令有以下四条 MOVXA Ri 片外RAM A 读 操作MOVX Ri A
11、 A 片外RAM 写 操作这组指令由于 Ri只能提供8位地址 因此 仅能扩展256个字节的片外RAM MOVXA DPTR 片外RAM A 读操作MOVX DPTR A A 片外RAM 写操作这组指令由于 DPTR能提供16位地址 因此 可以扩展64KB的片外RAM 2020 5 21 21 图7 10 MOVXA DPTR 和 MOVX DPTR A 的操作时序 2020 5 21 22 执行该组指令时 机器周期1为取指周期 在S5状态 ALE为下降沿时 P0总线上出现的是数据存储器的低8位地址 即DPL 在P2口上出现的是数据存储器的高8位地址 即DPH 取指操作之后 直至机器周期2的S3
12、状态之前 一直维持高电平 而在机器周期2的S1与S2状态之间的ALE不再出现 执行 MOVXA DPTR 时 从机器周期2开始到S3状态 出现低电平 此时允许将片外数据存储器的数据送上P0口 在的上升沿将数据读入累加器A 数据为输入 执行 MOVX DPTR A 时 从机器周期2开始到S3状态 出现低电平 此时P0口上将送出累加器A的数据 在的上升沿将数据写入片外数据存储器中 数据为输出 2020 5 21 23 此时P0口为地址 数据复用总线 P2口在机器周期1的S4状态之后出现锁存的高8位地址 DPH 用控制线来调动数据总线上的数据传输方向 而有效时数据为输入 有效时数据为输出 2 扩展片
13、外数据存储器的硬件电路在80C51的扩展系统中 片外数据存储器一般由随机存取存储器组成 最大可扩展64KB 图7 11所示的是用两片6264扩展16K 8位片外数据存储器的电路 在图中 采用线选法寻址 用一根口线P2 7来寻址 当P2 7 0时 访问6264 0 地址范围为6000H 7FFFH 当P2 7 l时 访问6264 1 地址范围为E000H FFFFH 2020 5 21 24 图7 1116K片外数据存储器扩展电路 2020 5 21 25 计算机系统中共有两种数据传送操作 一类是CPU和存储器之间的数据读写操作 另一类则是CPU和外部设备之间的数据传输 1 单片机为什么需要I
14、O接口电路由于存储器是半导体电路 与CPU具有相同的电路形式 数据信号也是相同的 电平信号 能相互兼容直接使用 因此存储器与CPU之间采用同步定时工作方式 它们之间只要在时序关系上能相互满足就可以正常工作 存储器与CPU之间的连接相当简单 除地址线 数据线之外 就是读或写选通信号 实现起来非常方便 I O扩展概述 I O的扩展及应用 2020 5 21 26 CPU和外部设备之间的数据传送却十分复杂 高速CPU与工作速度快慢差异很大的慢速外部设备的矛盾 外部设备的数据信号是多种多样的 外部设备种类繁多 外设的数据传送有近距离的 也有远距离的 CPU必须在CPU和外设之间有一个接口电路 通过接口
15、电路对CPU与外设之间的数据传送进行协调 2020 5 21 27 在数据的I O传送中 接口电路主要有如下几项功能 速度协调由于速度上的差异 使得数据的I O传送只能以异步方式进行 即只能在确认外设已为数据传送作好准备的前提下才能进行I O操作 三态缓冲数据输入时 为了维护数据总线上数据传送的秩序 只允许当前时刻正在进行数据传送的数据源使用数据总线 其它数据源都必须与数据总线处于隔离状态 为此要求接口电路具有三态缓冲功能 数据转换有些外部设备需要使用接口电路进行数据信号的转换 其中包括 模数转换 数模转换 串并转换和并串转换等 2020 5 21 28 接口与端口计算机与外设之间在数据传送方
16、面的联系 其功能主要是通过电路实现的 因此称之为接口电路 在接口电路中应该包含有数据寄存器以保存输入输出数据 状态寄存器以保存外设的状态信息 命令寄存器以保存来自CPU的有关数据传送的控制命令 由于在数据的传送中 CPU需要对这些寄存器的状态口和保存命令的命令口寻址等 我们通常把接口电路中这些已编址并能进行读或写操作的寄存器称之为端口 port 或简称口 因此 一个接口电路就对应着多个端口地址 对它们像存储单元一样进行编址 2020 5 21 29 数据隔离技术输入输出的数据都要通过系统的数据总线进行传送 为了正确地进行数据的传送 就必须解决数据总线的隔离问题 对于输出设备的接口电路 要提供锁存器 当允许接收输出数据时闩锁打开 否则关闭 而对于输入设备的接口电路 要使用三态缓冲电路或集电极开路门 三态缓冲电路三态缓冲电路就是具有三态输出的门电路 也称之为三态门 TSL 所谓三态 就是指低电平状态 高电平状态和高阻抗三种状态 当三态缓冲器的输出为高或低电平时 就是对数据总线的驱动状态 当三态缓冲器的输出为高阻抗时 就是对总线的隔离状态 三态缓冲器的控制逻辑如表7 2所示 2020 5 2
