西安电子科技大学_数字电路基础课件_4_组合逻辑电路

《西安电子科技大学_数字电路基础课件_4_组合逻辑电路》由会员分享，可在线阅读，更多相关《西安电子科技大学_数字电路基础课件_4_组合逻辑电路（69页珍藏版）》请在金锄头文库上搜索。

1、数字电子技术基础 第4章组合逻辑电路 2 组合逻辑电路与时序逻辑电路 组合逻辑电路 任意时刻的输出仅仅取决于该时刻的输入 与电路原来的状态无关 无记忆功能时序逻辑电路 当前的状态与电路现在的输入和过去的状态都有关 有记忆功能例 S Co的输出变化仅由A B C的变化决定 A B C维持 S Co维持A B C变化 S Co更新某时刻 A B C取值 S Co取值 任意输出的逻辑函数表达式可写为 3 逻辑电路的分析与设计 逻辑电路的分析 对于给定的电路 分析找出电路的逻辑功能 逻辑电路的设计 实现逻辑功能最简单的逻辑电路 4 4 1组合逻辑电路的分析 组合逻辑电路的分析 对于给定的组合逻辑电路

2、分析找出电路的逻辑功能 分析方法与步骤 1 从输入向输出逐级推导 得到最终的逻辑表达式 2 化简逻辑表达式 3 由逻辑表达式列出真值表 4 由真值表文字概括出逻辑功能 难点 5 组合逻辑电路的分析方法 实例 1 从输入向输出逐级推导 得到最终的逻辑表达式 可设几个中间变量 分析方法与步骤 6 组合逻辑电路的分析方法 例子 3 由逻辑表达式列出真值表 4 由真值表概括出逻辑功能 2 化简逻辑表达式 输入中有奇数个 1 时 输出为 1 逻辑功能 三位奇数检验器 7 4 2组合逻辑电路的设计方法 设计方法与步骤 1 逻辑抽象 明确因果关系 确定输入 输出变量 2 列出真值表 写出逻辑表达式 3 化简

3、逻辑表达式 4 表达式变换 根据器件类型要求 5 画出逻辑电路图 组合逻辑电路的设计 实现逻辑功能最简单的组合逻辑电路 8 组合逻辑电路的设计方法 例子 例 请设计火警报灾系统 要求 为仿误报 烟感应器 光感应器 温度感应器两种或两种以上报警才确认火灾 设计步骤 1 逻辑抽象 明确因果关系 确定输入 输出变量 烟感应器 用变量A表示 1 报警 0 无报警 光感应器 用变量B表示 1 报警 0 无报警 温度感应器 用变量C表示 1 报警 0 无报警 火警报灾系统 用变量F表示 1 启动 0 关闭 9 组合逻辑电路的设计方法 例子 2 列出真值表 写出逻辑表达式 3 化简逻辑表达式 10 组合逻辑

4、电路的设计方法 例子 4 表达式变换 假设要求使用与非门实现 5 画出逻辑电路图 11 4 3常用MSI组合逻辑器件及应用 编码器译码器数据选择器加法器数值比较器 12 4 3 1编码器 用二进制代码表示特定对象 每组代码赋予特定的含义 这一过程称为二进制编码 实现编码功能的电路就是编码器 常用编码器二进制编码器二 十进制编码器优先权编码器 13 编码器 二进制编码器 二进制编码器 用n位二进制代码对N 2n个信号进行编码的电路 如 8线 3线编码器 14 编码器 二进制编码器 输出函数 约束条件 I0 I7同时只有一个取值为1 化简得 I0编码隐含 I0 I7均为0时 输出即为I0编码 15

5、 编码器 二 十进制编码器 二 十进制编码器 将0 9这10个信号编成二进制代码的电路 16 编码器 二 十进制编码器 输出函数 类似于二进制编码器 Y0编码隐含 17 编码器 优先权编码器 优先权编码器 允许多个输入信号同时有效 但只对优先级高的输入进行编码 如 74LS148 使能输入端 信号输入端 使能输出端 优先标志输出端 编码输出端 注 小圈意为低电平有效 18 编码器 优先权编码器 E1 1 电路禁止编码 允许编码 无有效信号 编码工作 优先级 7 6 5 4 3 2 1 0 CS标识是否存在优先级判断 编码工作时有效 其余状态时无效 E0使能输出端 无有效的输入时有效 用于下一级

6、的使能输入端 CS E0的不同组合标识电路的不同状态 所有信号低电平有效 19 4 3 2译码器 译码 编码逆过程 将编好的代码译成相应的状态信息 实现译码功能的电路就是译码器 常用译码器 1 二进制译码器2 二 十进制译码器3 显示译码器 20 译码器 二进制译码器 二进制译码器 将N 2n个信号 编码 译成n位信号状态 高 低电平 如 2 4译码器 3 8译码器 21 译码器 2 4译码器 22 真值表 逻辑表达式 真值表 标准与或式的方法与步骤 1 真值表中函数值找 1 2 输入变量 1 原变量 0 反变量 组成与项 3 将与项相加 得到与或式 真值表 标准或与式的方法与步骤 1 真值表

7、中函数值找 0 2 输入变量 0 原变量 1 反变量 组成或项 3 将或项相与 得到或与式 23 译码器 2 4译码器 使能端有效 E 0 时 输出即为最小项的非 二进制译码器也称最小项发生器 24 译码器 3 8译码器 E1 E2A E2B都是使能端 E1为高 E2A E2B都为低时 译码器工作使能 典型应用 1 存储器地址译码 2 实现逻辑函数 3 带使能的译码器可用作数据分配器 脉冲分配器 25 译码器 3 8译码器应用 例1 某处理器有16位地址线 可以寻址64KB内存空间 现有8片8KB的存储器 请设计寻址电路 例2 将2 4译码器用作数据分配器 26 用译码器实现逻辑函数 例3 用

8、3 8译码器实现逻辑函数F AB AC BC 27 译码器 二 十进制译码器 二 十进制译码器 BCD译码器 将BCD码译成10位信号状态 高 低电平 如 4 10译码器74LS42 如果输入非法码 输出无有效信号 即电路具有拒绝非法码的功能 注意 有无拒绝非法码的功能 电路是不同的 28 译码器 显示译码器 显示译码器 驱动显示器件 将BCD码译成相应电平 以显示数字或字符 显示器件 29 译码器 显示译码器 显示译码器也可以象BCD译码器一样 具有拒绝非法码的功能 30 4 3 3数据选择器 数据选择器又称多路选择器 Multiplexer MUX 在n位地址控制下 从2n个多路输入数据中

9、选择一路输出 m 2n 31 电路不使能 A1 A0控制Y输出D0 D3 数据选择器 4选1MUX 32 数据选择器 8选1MUX 33 数据选择器 应用 数据选择器的典型应用数据选择 多路信号分时传送 实现组合逻辑函数 实现并串转换 产生序列信号 34 数据选择器 实现组合逻辑函数 注意 上两例都是逻辑函数变量数l 地址位数n的情况 35 数据选择器 实现组合逻辑函数 当逻辑函数变量数l 地址位数n时 36 数据选择器 实现组合逻辑函数 当逻辑函数变量数l 地址位数n时 37 译码器 MUX应用小节 使用译码器 数据选择器实现任意逻辑函数的方法小结 将任意逻辑函数转换成最小项表达式 按译码器

10、 数据选择器功能方程将最小项表达式进行变形 按照变形后的逻辑方程进行相应连接 38 数据选择器 扩展 扩展方法 利用使能端 树状扩展 例1 用4选1MUX实现8选1MUX 利用使能端 39 数据选择器 扩展 例2 用4选1MUX实现16选1MUX 树状扩展 40 4 3 4数据分配器 数据分配器 DEMUX 在n位输入地址控制下 将一路输入数据分配到2n个数据输出端 m 2n 41 数据分配器 1 4 1 8DEMUX 42 数据分配器 DEMUX与译码器 43 数据分配器 DEMUX与译码器 44 4 3 5数码比较器 数码比较器 对两个相同位数的二进制数进行比较 并判定其大小关系的逻辑电路

11、 如 四位数码比较器 数值输入端 级联输入端 结果输出端 一位数码比较器 45 四位并行数码比较器功能表 46 数码比较器 四位并行数码比较器 输出端PA B 1 A B A3 B3 A3 B3且A2 B2 A3 B3 A2 B2且A1 B1 A3 B3 A2 B2 A1 B1且A0 B0 A3 B3 A2 B2 A1 B1 A0 B0且CA B 1 输出端PA B 1 A B A3 B3 A3 B3且A2 B2 A3 B3 A2 B2且A1 B1 A3 B3 A2 B2 A1 B1且A0 B0 A3 B3 A2 B2 A1 B1 A0 B0且CA B 1 输出端PA B 1 A B A3 B

12、3 A2 B2 A1 B1 A0 B0且CA B 1 47 数码比较器 级联 例 请用两个四位并行数码比较器组成一个八位并行数码比较器 48 4 3 6加法器 一位半加器 一位半加器 无低位进位 两个一位二进制数相加 49 加法器 一位全加器 一位全加器 有低位进位 两个一位二进制数相加 50 加法器 四位串行进位全加器 串行进位全加器 将一位全加器的进位端串行连接 以实现多位加法功能 缺点 运算速度慢 最终结果C4 S3需逐级等待中间变量C3 C2 C1的运算结果 51 加法器 超前进位加法器 超前进位加法器 为提高运算速度 利用加法运算规则 快速算出进位及和的电路 52 加法器 超前进位加

13、法器 以四位加法器来分析超前进位原理 将c1 c2 c3的值依次代入 得 因此 超前进位加法器就是可以直接建立输入a0 a1 a2 a3 b0 b1 b2 b3 c0到输出s3 c4的关系 不需等待中间变量c1 c2 c3的运算 因而速度更快 但同时电路会更复杂 用电路复杂度换时间 53 加法器 超前进位加法器电路图 54 加法器 加法器实现减法运算 减法运算的实质是加法 A B A B 对二进制而言 B B 补 补码的计算方法 取反加1 例 请用二进制加法计算 6 3 的值 55 加法器 加法器实现码组变换 例 请用四位加法器完成余3码到8421BCD码的转换 E3E2E1E0 余3码 3

14、D3D2D1D0 8421BCD码 56 4 3 6组合逻辑电路中的竞争与冒险 电路中的延迟现象 57 组合逻辑电路中的竞争与冒险 输入经过不同途径传输后 到达电路某一会合点的时间有先后 这种现象称为竞争 由于竞争而使电路中出现瞬间错误的现象称为冒险 但不冒险 58 功能冒险现象 多个输入变量同时变化引起的冒险称为功能冒险 59 1 代数法 表达式在一定条件下可以化简成或的形式 竞争与冒险的识别 2 卡诺图法 如果两卡诺圈相切 且相切处未被其他卡诺圈包围 则可能产生冒险现象 当ABC从111变为011时 相切处跨越 可能引起冒险现象 3 实验法 功能冒险难以用前两种方法判断 应做实验用示波器观

15、察 60 冒险现象的消除 3 增加冗余逻辑 在信号延迟变化的时间段内将逻辑电路锁死 不使能 在信号稳定后再使能电路进行逻辑运算 1 加滤波电容 电容具有阻止 延缓 电平变化的功能 2 加选通信号 使用选通信号可以避开毛刺可能产生的时间 61 END 62 习题4 4 功能 能产生十六种函数的多功能逻辑运算电路 63 习题4 6 1 0 1 0 0 1 1 64 习题4 9 A4A3 00时 片 1 生效 A4A3 01时 片 2 生效 A4A3 10时 片 3 生效 A4A3 11时 片 4 生效 65 习题4 10 66 习题4 11 67 习题4 14 68 习题4 18 69 习题4 21 20选1数据选择器