IC设计集成电路设计2

《IC设计集成电路设计2》由会员分享，可在线阅读，更多相关《IC设计集成电路设计2（82页珍藏版）》请在金锄头文库上搜索。

1、IC设计 2 第二章CMOS集成电路原理图及版图 3 CMOS集成电路中常用器件的符号 NMOS 默认基极接地 PMOS 源级 接低电平一端 源级 接高电平一端 4 三极管 二极管 电阻 电感 5 常见单元模块的符号 倒相器 非门 与门 或门 缓冲器 触发器 6 原理图的其他常用符号 输入端口 输出端口 引线 正电源端口 地端口 直流电压源 脉冲电压源 7 电路原理图的设计 自顶向下 电路规格 系统设计 模块设计 单元设计 CMOS电路结构特点 pmos上拉网络 pull upnetwork nmos下拉网络 pull downnetwork 8 电路原理图的设计 自顶向下 电路规格 系统设计

2、 模块设计 单元设计 设计一个倒相器 要求采用0 13 mCMOS工艺 采用3 3V电源 最小延迟 功能表 1个输入 1个输出 电路连接 命名 inverter 9 CMOS倒相器 电路原理图 惯用符号 参数设计 根据设计要求 0 13 mCMOS工艺 最小延迟 最小尺寸 沟道长度 L 0 13 m沟道宽度 W 0 15 m 工艺允许的最小值 L W L W 0 130 15 0 130 15 subcktinverterOUTINM1OUTINVDDN 1pchw 0 15l 0 13m 1M2OUTINGROUNDN 3nchw 0 15l 0 13m 1 endsinverter Spi

3、ce描述 器件模型 10 电阻的spice描述 电容的spice描述 二极管的spice描述 三极管的spice描述 R1inout2kR2inoutlength 5uwidth 0 2u C1outground100f modelD1N4148D IS 0 1PA RS 16CJO 2PFTT 12NBV 100IBV 0 1PA D1inoutDIN4148 modelQ2N2222ANPN IS 14 34FXTI 3TT 12N BIP1inoutQ2N2222A 11 仿真设置 Spice网表 globalVDDGROUND component subcktinverterOUTIN

4、M1OUTINVDDN 1pchw 0 15l 0 13m 1M2OUTINGROUNDN 3nchw 0 15l 0 13m 1 endsinverter maincellINV1OPIPinverterV2VDDGROUNDDC3 3VV1INGROUNDPULSE 0V3 3V01ns1ns20ns50ns end INV1 可人工输入 可直接从电路原理图生成 还可从版图生成 电源和地为全局变量 引用的单元作为子电路模块 主单元模块 调用子电路模块 12 仿真分析 直流分析 求解直流转移特性 DC 输入加扫描电压或电流 求输出和其他节点电压或电流 TF OP SENSE交流分析 AC 以

5、频率为变量 在不同的频率上求出稳态下输出和其他节点电压或支路电流的幅值和相位 噪声分析和失真分析 瞬态分析 TRAN 以时间为变量 输入加随时间变化的信号 计算输出和其节点电压或支路电流的瞬态值 温度特性分析 TEMP 改变温度 分析电路的温度特性 输出控制 print plot 13 include lib eldo TT 33 globalVDDGROUND component subcktinverterOUTINM1OUTINVDDN 1pchw 0 15l 0 13m 1M2OUTINGROUNDN 3nchw 0 15l 0 13m 1 endsinverter maincellI

6、NV1OPIPinverterV2VDDGROUNDDC3 3VV1INGROUNDPULSE 0V3 3V01ns1ns20ns50ns tran100ps200ns printtranV OUT V IN I VDD dcV203 3V0 1V plotDCV OUT end 仿真总时间为200ns 每100ps获取一次输出 器件模型取决于制造工艺 由芯片制造厂提供 仿真时直接调用 瞬态波形作为时间的函数列表输出 V2从0到3 3V直流扫描 扫描台阶0 1V 直流扫描的输出V OUT 作为V2的函数做波形图 14 电路SPICE模拟的基本单元是晶体管 电阻 电容等元器件 可以精确地获得电路

7、中各节点的电压或电流 计算中有很多的迭代求解 需要存储空间大 计算时间长 基于VHDL Verilog的数字电路逻辑模拟的基本单元是门或功能块 模拟速度比SPICE快三个量级 可验证逻辑功能 但各节点电流 电压不知 时序分析介于两者之间 可提供详细的波形和时序关系 比SPICE快二个量级 精度低10 但比带延迟的逻辑模拟的精度要高得多 15 电路设计 波形 满足指标 版图设计 否 是 生成符号 施加激励 分析 仿真 回顾电路原理图设计过程 16 版图设计 物理层设计 硅芯片上的电阻 电容 电感 晶体管 连线 版图设计的重要性 电路功能和性能的物理实现 布局 布线方案决定着芯片正常工作 面积 速

8、度 经验很重要 版图设计的目标 实现电路正确物理连接 芯片面积最小 性能优化 连线总延迟最小 版图设计包括 基本元器件版图设计 布局和布线 版图检验与分析 17 CMOS集成电路基本工艺流程 P型衬底 N阱 200nm 6 5nm 0 35mm GSD GSD 注 为形成反型层沟道 P衬底通常接电路的最低电位 vss gnd N阱通常接最高电位 vdd P衬底N阱单poly工艺 18 CMOS基本工艺中的层次 P型衬底 N阱 导体 多晶硅 N 掺杂区 P 掺杂区 阱区 各金属层 半导体 绝缘介质 各介质层 氧化硅 氮化硅 版图设计 充分利用各层特性来设计真实的元器件 19 硅芯片上的电子世界

9、电阻 电阻 具有稳定的导电能力 半导体 导体 薄膜电阻 硅片 厚度 百纳米 宽度 微米 芯片上的电阻 薄膜电阻 20 能与CMOS工艺兼容的电阻主要有四种 扩散电阻 多晶硅电阻 阱电阻 MOS电阻 1 多晶硅电阻最常用 结构简单 在场氧 非薄氧区域 电阻的版图设计 多晶硅电阻 poly 为什么电阻要做在场氧区 21 2 扩散电阻在源漏扩散时形成 有N 扩散和P 扩散电阻 在CMOSN阱工艺下 N 扩散电阻是做在PSUB上 P 扩散是在N阱里 N阱 N 扩散电阻 P 扩散电阻 P 接地PN结反型隔离 N 接电源PN结反型隔离 22 3 阱电阻阱电阻就是一N阱条 两头进行N 扩散以进行接触 阱电阻

10、 N Well 23 4 MOS电阻 有源电阻 利用MOS管的沟道电阻 所占的芯片面积要比其他电阻小的多 但它是一个非线性的电阻 电阻大小与端电压有关 栅极连接漏极 MOS管始终处于饱和区 b a 24 电阻版图设计 比例电阻的版图结构需5K 10K 15K电阻 采用5K单位电阻 各层阻值不同 且电阻有一定的温度和电压特性 蛇形 meander 25 26 硅片 几十微米 硅芯片上的电子世界 电容 电容 一对电极中间夹一层电介质的三明治结构 硅芯片上的薄膜电容 下电极 金属或多晶硅 氧化硅电介质 上电极 金属或多晶硅 27 两层导体夹一层绝缘体形成平板电容金属 金属 多层金属工艺 MIM 金属

11、 多晶硅多晶硅 多晶硅 双层多晶硅工艺 PIP 金属 扩散区多晶硅 扩散区PN结电容MOS电容 多晶硅栅极与沟道 源 漏极 28 比例电容的版图结构 P型衬底 C2 8C1 平板电容 29 平板电容 MIM结构 使用顶层金属与其下一层金属 下极板与衬底的寄生电容小 电容区的下方不要走线 精度好 PIP MIP结构 传统结构 第n 1层金属 MIM上电级 第n层金属 钝化层 常见结构 MIM PIP MIP 30 多层平板电容 MIM 增加单位面积电容 精度高 匹配性好 侧壁电容 单位面积电容值可比左边的大 精度较高 匹配性较好 多层金属制作的平板电容和侧壁电容 31 MOS电容 利用栅氧电容

12、面积小 非线性 有极性 旁路电容 32 硅芯片上的电子世界 电感 电感 缠绕的线圈 硅芯片上的薄膜电感 硅片 几十微米 33 电感版图设计 单匝线圈 多匝螺旋型线圈 多匝直角型线圈 平面上的螺旋设计 直角螺旋电感的等效电路 忽略电阻时 耦合电容是严重的寄生参量 高频下可能使电感呈容性 34 关键尺寸与剖面图 D 边长 直径diameterW 线条宽度widthS 线条间隔spacingbetweenN 匝数numberofturns 常采用顶层金属作为线圈 因为它的方阻最小 中心由下一层金属 或多晶硅 引出 35 硅芯片上的电子世界 晶体管 二级管 pn结硅芯片上的二极管 N阱 36 CMOS

13、N阱工艺中二极管结构有两种 一是psub nwell 另一个是sp nwell N阱 P P N psub nwellDiode直接做在衬底上 P型端为衬底电位 vss gnd N阱 N N P sp nwellDiode做在阱里 37 硅芯片上的电子世界 晶体管 三级管 pnp npn硅芯片上的三极管 38 三极管的设计 N阱 薄氧 P P N CMOS工艺下可以做双极晶体管 以N阱工艺为例说明PNP NPN如何形成 VPNP垂直PNP 注 由于P衬底接最低电位vss gnd因此 VPNP集电极也必须接vss gnd 39 三极管的设计 LPNP横向PNP 40 三极管的设计 N阱 薄氧 N

14、 N P 在基本N阱CMOS工艺的基础上再加一道工序 即在源漏扩散前加一掺杂的P型扩散层BP 就可以制作纵向NPN管 即VNPN VNPN垂直NPN 41 硅芯片上的电子世界 MOS管 MOS管 金属氧化物半导体硅芯片上的MOS管 42 CMOS的设计 注 为形成反型层沟道 P衬底通常接电路的最低电位 vss gnd N阱通常接最高电位 vdd 栅极 43 硅芯片上的电子世界 引线 引线 良好导电的线 硅芯片上的导线 铝或铜薄膜 多晶硅薄膜 44 硅芯片上的电子世界 引线 引线 良好导电的线 硅芯片上的导线 铝或铜薄膜 N阱 P衬底 淀积介质层开接触孔 淀积第一层金属 45 硅芯片上的电子世界

15、 引线 硅芯片上的导线 铝或铜薄膜 N阱 P衬底 淀积介质层开过孔 淀积第二层金属 46 版图 描述电子元件以及引线的形状 位置 层次化 方块图形 与芯片加工工艺密切相关 芯片加工厂只需要版图文件 不需要任何电路原理图文件 47 如下的电路版图设计 每层的版图图形 CMOS标准工艺的主要层次与掩膜版 N阱 P衬底 48 P衬底 N阱 Mask1Nwell 49 P衬底 N阱 Mask1Nwell 50 N阱 P衬底 二氧化硅隔离 Mask2Oxide 51 N阱 P衬底 二氧化硅隔离 Mask2Oxide 52 N阱 P衬底 MOS器件的栅极栅极电介质层 Mask3PolyG 53 N阱 P衬

16、底 MOS器件的栅极栅极电介质层 Mask3PolyG 54 N阱 P衬底 N Mask4nplus N N 55 N阱 P衬底 N Mask4nplus N N 56 N阱 P衬底 P N 漏极 源极 基极 栅极 Mask5pplus N 57 N阱 P衬底 P N 漏极 源极 基极 栅极 Mask5pplus N 58 N阱 P衬底 Mask6contact 59 N阱 P衬底 Mask6contact 60 N阱 P衬底 Mask7met1 61 N阱 P衬底 Mask7met1 62 N阱 P衬底 Mask8via1 63 N阱 P衬底 Mask8via1 64 N阱 P衬底 Mask9met2 65 N阱 P衬底 Mask9met2 66 Mask10pad 钝化层 开焊盘孔 67 Mask10pad 钝化层 68 版图设计 电子设计 绘图艺术仔细设计 确保质量 69 MOS管的版图设计 沟道长 沟道宽 当多晶硅穿过有源区时 就形成了一个管子 在图中当多晶硅穿过N型有源区时 形成NMOS 当多晶硅穿过P型有源区时 形成PMOS 70 MOS管的版图设计 N型有源区 P型有源区