《阶段性考核之一——组合逻辑电路设计实验教学教材》由会员分享，可在线阅读，更多相关《阶段性考核之一——组合逻辑电路设计实验教学教材（10页珍藏版）》请在金锄头文库上搜索。
1、阶 段 性 考 核 之 一 组 合 逻 辑 电 路 设 计 实 验 精品文档 收集于网络 如有侵权请联系管理员删除 阶段性考核之一 平时成绩10 分 组合逻辑部分设计型实验报告 实验题目 设计一个实现两个一位二 进制数相加的全加器电路 学生姓名马欣跃 班级电信 122 学号2012301020206 任课教师邢晓敏 实验成绩 完成时间 精品文档 收集于网络 如有侵权请联系管理员删除 实验题目设计一个实现两个一位二进制数相加的全加器电路 实验目的 本次实验要求学生用多种方案分别设计一个实现两个一位二进制 数相加的全加器电路 其目的在于 1 使学生深入理解分立元件构成的组合逻辑电路设计过程 2 通
2、过实验手段 使学生加深对典型集成中规模组合逻辑电路 译 码器和数据选择器实现逻辑函数这一知识点的理解 3 时初步锻炼学生的动手实践能力 具体 实验 要求 1 用分立元件设计完成该功能电路 具体要求 1 试用 2 输入与非门芯片实现该电路 要求指明所需芯片型 号 功能和具体数量 2 试用最少个数的芯片实现该电路 要求指明所需芯片型号 功能和具体数量 3 以上两方案只需用Multisim仿真软件仿真实现即可 无需到实 验室进行实物搭接 但在该实验报告中要求必须有完整的设计 过程和仿真电路图 2 用 3 线 8 线译码器 7LS138设计完成该功能电路 要求指明所需 芯片型号 功能和具体数量 3 用
3、双 4 选 1 数据选择器 74LS153设计完成该功能电路 要求指明 所需芯片型号 功能和具体数量 4 以上 1 2 3 规定的实现方案要求都要用数码管来显示十进制的计 算结果 5 上述 2 3 两种方案的实现既要有Multisim仿真实验过程 又要求 到实验室进行实物搭接 在该实验报告中要有完整的设计过程 仿 真电路图和实验调试过程 6 总结本次实验的收获 体会以及建议 填入本实验报告的相应位置 中 收获 体会必须写 设计过程 精品文档 收集于网络 如有侵权请联系管理员删除 一 用分立元件设计完成两个一位二进制数全加器 方案一 用 2 输入与非门实现 1 设计过程 全加器真值表 写出全加器
4、逻辑函数表达式 并转化成与非 与非式 ABCCABCBABCACO ABCCBACBACBAS iiiii iiiii iiiiiiiiiiiii iii iiiiiiiiiiiii BACBA BACBA CBACBACBACBAC CBA CBACBACBACBAS 1 1 1111 1 1111 ABBABA ABBABA BABBAA BBAABABABA 画出电路图 AiBiCi 1SiCi 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 精品文档 收集于网络 如有侵权请联
5、系管理员删除 2 所用器件 2 输入与非门 7401 九个 实现与非功能 数码管译码器 7448一个 用于驱动数码管 共阴极数码管一个用于显示结果 3 仿真实现过程 A B C 三个开关控制输入0 或 1 当 1 个开关闭合时 数码管显示数字1 当 2 个开关闭合时 数码管显示2 当 3 个开关闭合时显示3 开始没有注 意到 7448 要搭配共阴极数码管 用了7447 驱动 结果不显示数字 后改为 7448 正常显示结果 方案二 用最少个数的芯片实现 1 设计过程 写出全加器的逻辑表达式 ABCCABCBABCACO ABCCBACBACBAS 化成最简式形式 ABCBACO CBAS 根据表
6、达式设计电路图 2 所用器件 二输入异或门 7486两个 二输入与门 7408两个 二输入或门 7432一个 数码管译码器 7448一个 用于驱动数码管 共阴极数码管一个用于显示结果 3 仿真实现过程 按照电路图连接 A B C 三个开关控制输入0 或 1 当 1 个开关闭合时 数 码管显示数字 1 当 2 个开关闭合时 数码管显示2 当 3 个开关闭合时显 示 3 精品文档 收集于网络 如有侵权请联系管理员删除 二 用 3 线 8 线译码器 7LS138设计完成该功能电路 方案三 1 设计过程 3 线 8 线译码器 74LS138真值表 输入输出 G1G2AG2BC B A Y0Y1Y2Y3
7、Y4Y5Y6Y7 X 1 X X X X 1 1 1 1 1 1 1 1 X X 1 X X X 1 1 1 1 1 1 1 1 0 X X X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1
8、 1 1 1 1 1 1 1 0 根据全加器真值表写出函数表达式 并化为最小项之和形式 ABCCABCBABCACO ABCCBACBACBAS 7653 7421 mmmmCO mmmmS 根据 74LS138译码器实现要求转化成下面形式 7653753 74217421 6 YYYYmmmmCO YYYYmmmmS 2 所用器件 74LS138译码器一个 7420 双 4 输入与非门两个 精品文档 收集于网络 如有侵权请联系管理员删除 数码管译码器 7448一个 用于驱动数码管 共阴极数码管一个用于显示结果 3 仿真实现过程 S1 S2 S2分别控制ABC的输入信号 将ABC分别接在 71
9、LS138的ABC输 入端上 输出端 Y1Y2Y4Y7 进行与非运算后得到S 输出端 Y3Y5Y6Y7 与非之 后得到 CO 当 1 个开关闭合时 数码管显示数字1 当 2 个开关闭合时 数码管显示 2 当 3 个开关闭合时显示3 三 用双 4 选 1 数据选择器 74LS153设计完成该功能电路 方案四 1 设计过程 双 4 选 1 数据选择器 74LS153真值表 逻辑表达式 ABCCABCBABCACO ABCCBACBACBAS 根据全加器真值表 可写出和S 高位进位 CO的逻辑函数 两个输入变量 A B D0 D3为第三个输入变量 即低位进位CI 1Y为全加 器的和 S 2Y全加器的
10、高位进位CO 则可令数据选择器的输入为 1DO 1D3 CI 1D1 1D2 CI 2D0 0 2D3 1 2D1 2D2 CI 1Y S 2Y CO 2 所用器件 双 4 选 1 数据选择器 74LS153一个 7404 反相器一个 使能端选择控制端输出 EN A B Y 1 X X 0 0 0 0 C0 0 0 1 C1 0 1 0 C2 0 1 1 C3 精品文档 收集于网络 如有侵权请联系管理员删除 3 仿真实现过程 S1 S2 S2分别控制 CAB 的输入信号 AB分别连接在 AB输入端上 1C1 1C2连在非门之后 1C0 1C3 2C1 2C2连在非门之前 由S1控制实现 信号的
11、输入和输出 2C0接地 2C3接高电平 使能端接地 将S 1Y 接 在数码管的低位 CO 2Y 接在数码管的高位 实现信号的输入和输出 当 1 个开关闭合时 数码管显示数字1 当 2 个开关闭合时 数码管显示 2 当 3 个开关闭合时显示3 实验心得 通过这次实验我懂得了当我们上课坐在那里听课和我们真正动手去做事完全不 一样的 上课时看老师在黑板上讲课画仿真时没觉得自己有这么多问题存在 当真 正动手做时才发现自己有很多问题 出现这些问题有些时因为粗心大意 有些时上 课听课没认真注意老师说的一些话 有些是因为没有实践过太生疏导致的 在做仿 真时 我没有注意到7448是与共阴极数码管相配的 粗心的
12、用了7447译码器与共 阴极数码管 导致我做了很多遍就是没有结果显示 后来通过问同学 我找出了原 因改正了仿真 所以 同学之间合作也是重要的 大家在一起讨论过后可能就会明 白很多 自己没有注意到的问题其他同学有注意到就可以互相学习一下 还有在搭 电路时千万不可以粗心 出现错误一定要细心检查 看看是哪里错了 仔细整理思 路 是不是连接出了问题 还是导线有损坏 或者是芯片不能正常工作 所以当出 现问题时 一定要有耐心不能急躁 仔细分析 实践才能检验我们所学的理论 发 现我们存在的问题 所以我们要重视实践 重视同学间的合作 附录 1 方案一仿真电路图 精品文档 收集于网络 如有侵权请联系管理员删除
13、VCC 5V U2A 7401N S1A 键 A S2A 键 A S3A 键 A U1A 7401N U3A 7401N U4A 7401N U5A 7401N U6A 7401N U7A 7401N U8A 7401N U9A 7401N U10 7448N A 7 B 1 C 2 D 6 OA 13 OD 10 OE 9 OF 15 OC 11 OB 12 OG 14 LT 3 RBI 5 BI RBO 4 GND U11 A BC D E F G CK 附录 2 方案二仿真电路图 VCC 5V S1A 键 A S2B 键 A S3C 键 A U1A 7486N U2A 7486N U3A
14、 7408J U4B 7408JU5A 7432N U6 7448N A 7 B 1 C 2 D 6 OA 13 OD 10 OE 9 OF 15 OC 11 OB 12 OG 14 LT 3 RBI 5 BI RBO 4 GND U9 ABCDEF G CK 精品文档 收集于网络 如有侵权请联系管理员删除 附录 3 方案三仿真电路图 U1 74LS138D Y0 15 Y1 14 Y2 13 Y3 12 Y4 11 Y5 10 Y6 9 Y7 7 A 1 B 2 C 3 G1 6 G2A 4 G2B 5 VCC 5V S1A 键 A S2B 键 A S3C 键 A VCC 5V U2A 74
15、20N U3B 7420N U4 7448N A 7 B 1 C 2 D 6 OA 13 OD 10 OE 9 OF 15 OC 11 OB 12 OG 14 LT 3 RBI 5 BI RBO 4 GND U9 A BCD E F G CK 附录 4 方案四仿真电路图 VCC 5V U1 74LS153N 2Y 9 2C0 10 2C1 11 2C2 12 2C3 13 A 14 B 2 1G 1 1Y 7 1C0 6 1C1 5 1C2 4 1C3 3 2G 15 S1A 键 A S2B 键 A S3C 键 A U2A 7404N U4 7448N A 7 B 1 C 2 D 6 OA 13 OD 10 OE 9 OF 15 OC 11 OB 12 OG 14 LT 3 RBI 5 BI RBO 4 U9 A BC DE F G CK
