《厦门理工学院 数字电路 期末(2012-2013-1)A卷》由会员分享，可在线阅读，更多相关《厦门理工学院 数字电路 期末(2012-2013-1)A卷（7页珍藏版）》请在金锄头文库上搜索。
1、第 1页 共 7 页 考考生生信信息息栏栏 系专业级 班级姓名学号 装订线 厦门理工学院试卷厦门理工学院试卷 2012 2013 学年 第 1 学期 课程名称数字电路与逻辑设计数字电路与逻辑设计 试卷 卷别 A B 专业专业级级 班级班级 考试 方式 闭卷 开卷 本试卷共五大题本试卷共五大题 共七页共七页 满分 满分 100 分 考试时间分 考试时间 120 分钟 分钟 请在答题纸上作答 在试卷上作答无效 请在答题纸上作答 在试卷上作答无效 一 单项选择题 本题共一 单项选择题 本题共 10 小题 每小题小题 每小题 2 分 共分 共 20 分 分 1 下列不属于数字逻辑函数的表示方法的是 A
2、 真值表B 占空比 C 逻辑表达式D 逻辑图 2 将 0 706 D转换为二进制数 0 101101001 B 两者的误差不大 于 A 2 10B 2 9C 2 8D 2 7 3 下列四个不同进制的无符号数中 其值最小的是 A 11001011 BB 201 D C 310 OD CA H 4 下列属于有权码的是 A 2421 码B 余 3 循环码C 格雷码D ASC 码 5 下列函数中 是最小项表达式形式的是 A BCACBAY B DCACABY C BCABCY D ABCCB AY 6 已知某逻辑电路对应的逻辑函数表达式为ACBACAF 中 的变化可能造成该逻辑电路产生竞争冒险 A A
3、 变量B B 变量C C 变量D 都不会 第 2页 共 7 页 7 图 1 所示的某组合逻辑电路图所代表的逻辑功能是 图 1 某组合逻辑电路图 A 奇校验电路B 偶校验电路C 一位全加器D 一位数值比较器 8 表 1 是优先编码器 CD4532 的功能表 图 2 是用二片 CD4532 构成 16 线 4 线优先 编优先编码器的逻辑图 当 EI1输入信号为 H A15为 L A14为 H A13 A0 为任意电平输入时 输出信号 L3L2L1L0为 A 1111B 1110C 1101D 0001 表 1 优先编码器 CD4532 的功能表 输入输出 EII7I6I5I4I3I2I1I0Y2Y
4、1Y0GSEO L LLLLL HLLLLLLLLLLLLH HH HHHHL HLH HHLHL HLLH HLHHL HLLLH HLLHL HLLLLH LHHHL HLLLLLH LHLHL HLLLLLLH LLHHL HLLLLLLLHLLLHL 第 3页 共 7 页 考考生生信信息息栏栏 系专业级 班级姓名学号 装订线 图 2 二片 CD4532 构成 16 线 4 线优先编码器的逻辑图 9 图 3 是时序逻辑电路的一般化模型 其中 Sn 1 f E Sn 该方 程为 图 3 时序逻辑电路的一般化模型 A 状态方程B 输出方程C 输入方程D 激励方程 10 图 4 是某同步时序逻
5、辑电路的波形图 该波形图对应的逻辑功能 是 图 4 某同步时序逻辑电路波形图 A 四进制可逆计算器B 二进制减法计数器 C 二进制可逆计算器D 四进制加法计数器 CD4532 高位 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532 低位 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI1 EO1 EI0 EO0 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS1 L2 GS GS0 G3 G2 G1 G0 L3 1 1 1 1 组合
6、组合 电路电路 I O 存储电路存储电路 E S i j k m 第 4页 共 7 页 二 填空题 本题共二 填空题 本题共 10 小题 每小题小题 每小题 2 分 共分 共 20 分 分 1 将二进制数 111001010 01001 2转换为十六进制数是 2 逻辑函数的表示方法有 3 数字系统中常用的各种数字部件 就其结构和工作原理可分为和 两大类电路 4 常用的数字逻辑函数的化简方法有和 5 已知函数 L A B C D 14 13 10 9 8 6 5 2 1 0 m 将函数 L 的最简与或表达式用 2 输入的与非门表示是 6 具有置 0 置 1 保持和翻转功能被称为全功能触发器的是触
7、发器 7 图 5 为两个与非门交叉耦合构成的基本 RS 触发器 基本 RS 触发器具有置 0 置 1 保持和状态不定四种状态 当S R 时 该触发器处于置 1 状态 8 某同步时序逻辑电路的状态表如表 2 所示 若电路初始状态为 B 输入序列 X 011101 则电路图产生的输出响应序列为 表 2 状态表 图 5 基本 RS 触发器 9 已知某时序逻辑电路的激励信号为和 对应的状态方程 Q1 10 在图 6 所示的同步时序逻辑电路的状态图中 需要个触发器来实现对应 的逻辑电路图 有个无效状态 图 6 同步时序逻辑电路的状态图 现态 次态 输出 X 0X 1 AB 0C 1 BC 1B 0 CA
8、 0A 1 AQJ 01 AK 1 第 5页 共 7 页 考考生生信信息息栏栏 系专业级 班级姓名学号 装订线 三 简答题 本题共三 简答题 本题共 2 小题 每小题小题 每小题 5 分分 共 共 10 分 分 1 请简述时序逻辑电路和组合逻辑电路的主要区别 2 请简述组合逻辑电路设计的一般步骤 四 四 画图题 本题共画图题 本题共 2 小题 每小题小题 每小题 5 分分 共 共 10 分 分 1 已知逻辑函数ACCBBAL 试用逻辑图表示该逻辑函数 限 用 2 输入的与非门和非门 2 已知某同步时序逻辑电路的状态表如表 3 所示 CP 为上升沿有效 对应的CP脉冲和输入变量A的波形图如图7
9、所示 初始状态Q0Q1 均为 00 试画出该同步时序逻辑电路 Q0 Q1和 Y 的波形图 表 3 某同步时序逻辑电路的状态表 nnQ Q 01 YQQ nn 1 0 1 1 A 0A 1 0000 010 0 0100 101 0 1000 111 0 1100 101 0 图 7 CP 脉冲和输入变量 A 的波形图 第 6页 共 7 页 五 五 计算题 本题共计算题 本题共 4 小题 共小题 共 40 分 分 1 请用一片 74HC138 实现函数ABCAL 已知 74HC138 的功能表和管脚图 如表 4 和图 8 所示 10 分 表 43 线 8 线译码器 74HC138 功能表 图 8
10、3 线 8 线译码器 74HC138 管脚图 2 请用同步置数的方法 用一片 74LVC161 构成一个十二进制的加法计数器 已知 74LVC161 的功能表和管脚图如表 5 和图 8 所示 8 分 表 5 74LVC161 功能表 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 输入输出 E3 2 E 1 E A2A1A0 76543210 YYYYYYYY 1 11111111 1 11111111 0 11111111 10000001111111 10000110111111 10001011011111 10001111101111
11、 10010011110111 10010111111011 10011011111101 10011111111110 第 7页 共 7 页 考考生生信信息息栏栏 系专业级 班级姓名学号 装订线 图 9 74LVC161 的管脚图 3 请用适当的门电路和相应的触发器设计电路图 完成 JK 触发器到 D 和 T 触发器的转换 已知 JK 触发器 T 触发器和 D 触发器的示 意图如图 10 所示 9 分 a JK 触发器 b T 触发器 c D 触发器 图 10各触发器示意图 4 请设计一个输血 受血判别电路 当输血者和受血者的血型符合下 列规则时 配型成功 受血者可接受输血者提供的血液 1 A 型 血可以输给 A 型或 AB 型血的人 2 B 型血可以输给 B 或 AB 型 血的人 3 AB 型血只能输给 AB 型血的人 4 O 型血可以输给 A B AB 或 O 型血的人 限用非门和与非门来实现 13 分 1T C1 Q Q T CP 1D C1 Q Q D CP
