5S3C44B0的嵌入式系统应用开发ppt课件

上传人:资****亨 文档编号:131149422 上传时间:2020-05-04 格式:PPT 页数:35 大小:233.50KB
返回 下载 相关 举报
5S3C44B0的嵌入式系统应用开发ppt课件_第1页
第1页 / 共35页
5S3C44B0的嵌入式系统应用开发ppt课件_第2页
第2页 / 共35页
5S3C44B0的嵌入式系统应用开发ppt课件_第3页
第3页 / 共35页
5S3C44B0的嵌入式系统应用开发ppt课件_第4页
第4页 / 共35页
5S3C44B0的嵌入式系统应用开发ppt课件_第5页
第5页 / 共35页
点击查看更多>>
资源描述

《5S3C44B0的嵌入式系统应用开发ppt课件》由会员分享,可在线阅读,更多相关《5S3C44B0的嵌入式系统应用开发ppt课件(35页珍藏版)》请在金锄头文库上搜索。

1、 S3C44B0嵌入式系统应用开发 3 1S3C44B0概述3 2S3C44B0I O端口功能概述3 3S3C44B0UART接口功能3 4S3C44B0中断控制器功能3 5S3C44BOPWM定时器功能3 6S3C4480LCD控制器功能及应用开发3 7S3C4480A D转换器功能3 8S3C4480I2C总线接口功能3 9S3C4480IIS总线接口功能 3 1S3C44B0处理器介绍 3 1 1SamsungS3C44B0简介3 1 2SamsungS3C44B0特点3 1 3S3C44B0功能结构框图3 1 4S3C44B0引脚信号描述 3 1 1SamsungS3C44B0简介 S

2、amsungS3C44B0微处理器片内集成ARM7TDMI核 采用0 25 mCMOS工艺制造 并在ARM7TDMI核基本功能的基础集成了丰富的外围功能模块 便于低成本设计嵌入式应用系统 片上集成的主要功能如下 片上在ARM7TDMI基础上增加8KB的Cache 外部扩充存储器控制器 FP EDO SDRAM控制 片选逻辑 LCD控制器 最大支持256色的DSTN 并带有1个LCD专用DMA通道 2个通用DMA通道 2个带外部请求管脚的DMA通道 2个带有握手协议的UART 1个SIO 1个多主的IIC总线控制器 1个IIS总线控制器 5个PWM定时器及1个内部定时器 看门狗定时器 71个通用

3、可编程I O口 8个外部中断源 功耗控制模式 正常 低 休眠和停止 8路10位ADC 具有日历功能的RTC 实时时钟 片上集成PLL时钟发生器 3 1 2SamsungS3C44B0特点 一 S3C44B0体系结构S3C44B0是基于ARM7TDMI的体系结构 ARM7TDMI是ARM公司最早为业界普遍认可且赢得了最为广泛的应用的处理器核 在此不再作介绍 二 系统 存储 管理支持大 小端模式 通过外部引脚来选择 地址空间 包含8个地址空间 每个地址空间的大小为32M字节 总共有256M字节的地址空间 所有地址空间都可以通过编程设置为8位 16位或32位宽数据对准访问 8个地址空间中 6个地址空

4、间可以用于ROM SRAM等存储器 2个用于ROM SRAM FP EDO SDRAM等存储器 7个起始地址固定及大小可编程的地址空间 1个起始地址及大小可变的地址空间 所有存储器空间的访问周期都可以通过编程配置 提供外部扩展总线的等待周期 在低功耗的情况下支持DRAM SDARM自动刷新 支持地址对称或非地址对称的DRAM 三 Cache和片内SRAM4路组相联统一的8KB指令 数据Cache 未作为Cache使用的0 4 8KbytesCache存储空间可作为片内SRAM使用 Cache伪LRU 最近最少使用 的替换算法 通过在主内存和缓冲区内容之间保持一致的方式写内存 具有四级深度的写缓

5、冲 当缓冲区出错时 请求数据填充 四 时钟和功耗管理低功耗 片上PLL使得MCU的工作时钟最高为66MHz 时钟可以通过软件选择性地反馈回每个功能块 功耗管理模式为 正常模式 正常运行模式 低速模式 不带PLL的低频时钟 休眠模式 只使CPU的时钟停止 停止模式 所有时钟都停止 EINT 7 0 或RTC警告中断可使功耗管理从停止模式中唤醒 五 中断控制器30个中断源 1个看门狗定时器中断 6个定时器中断 6个UART中断 8个外部中断 4个DMA中断 2个RTC中断 1个ADC中断 1个IIC中断 1个SIO中断 矢量IRQ中断模式减少中断响应周期 外部中断源的电平 边沿模式 可编程的电平

6、边沿极性 支持紧急中断请求的FIQ 快速中断请求 六 带PWM的定时器 脉宽可调制 5个16位带PWM的定时器 1个16位基于DMA或基于中断的内部定时器 可编程的工作周期 频率和极性 死区 Dead zone 产生器 支持外部时钟源 七 实时时钟RTC全时钟特点 毫秒 秒 分 时 天 星期 月 年 运行于32 768KHz CPU唤醒的警告中断 时间滴答 Timetick 中断 八 通用输入 输出端口8个外部中断端口 71个 多功能 复用输入 输出口 九 UART2个基于DMA或基于中断的UART 支持5位 6位 7位 8位串行数据传送 接收 在传送 接收时支持硬件握手 波特率可编程 支持I

7、rDA1 0 115 2kbps 用于回环测试模式 每个通道有2个用于接收和发送的内部32字节FIFO 十 DMA控制器2路通用的无CPU干涉的DMA控制器 2路桥式DMA 外设DMA 控制器 支持I O到内存 内存到IO IO到IO的桥式DMA传送 有6种DMA请求方式 软件 4个内部功能块 UART SIO 实时器 IIS 和外部管脚 DMA之间优先级次序可编程 突发传送模式提高了FPDRAM EDODRAM和SDRAM的传送率 支持内存到外围设备的fly by模式和外围设备到内存的传送模式 十一 A D转换8通道多路ADC 最大转换速率100KSPS 10位 十二 LCD控制器支持彩色

8、单色 灰度LCD 支持单扫描和双扫描显示 支持虚拟显示功能 系统内存可作为显示内存 专用DMA用于从系统内存中提取图像数据 可编程屏幕大小 灰度 16级 彩色模式 256色 十三 看门狗定时器16位看门狗定时器 定时中断请求或系统超时复位 十四 IIC总线接口1个基于中断操作的多主的IIC总线 8位双向串行数据传送器能够工作于100Kbps的标准模式和400Kbps的快速模式 十五 IIS总线接口1路基于DMA操作的音频IIS总线接口 每通道8 16位串行数据传送 支持MSB可调整的数据格式 十六 SIO 同步串行I 0 1路基于DMA或基于中断的SIO 波特率可编程 支持8位SIO的串行数据

9、传送 接收操作 十七 操作电压范围内核 2 5V I O 3 0V 3 6V 十八 运行频率最高达66MHz 十九 封装160LQFP 160FBGA 3 1 3S3C44B0功能结构框图 S3C44B0的体系结构的功能框图如图6 1所示 图3 1S3C44B0微处理器体系结构框图 3 1 4S3C44B0引脚信号描述 S3C44B0引脚按以下几种功能详细列表描述信号功能 一 总线控制信号S3C44B0的总线控制信号的引脚 二 DRAM SDRAM SRAM 三 LCD控制信号 四 TIMER PWM控制信号 五 中断控制信号 六 DMA控制信号的引脚 3 2S3C44B0I O端口功能及应用

10、开发 3 2 1S3C444B0I O功能概述3 2 2S3C444B0端口功能配置3 2 3S3C444B0端口功能控制描述3 2 4S3C444B0I O端口的特殊功能寄存器3 2 5S3C444B0I O端口应用编程 3 2 1S3C444B0I O功能概述 S3C44B0有71个通用可编程多功能输入输出引脚 可分为以下7类端口 一个10位输出端口 PortA 一个11位的输出端口 PortB 一个16位输入输出端口 PortC 两个8位输入输出端口 PortD和PortG 两个9位输入输出端口 PortE和PortF 3 2 2S3C444B0端口功能配置 每个端口都可以通过软件设置来

11、满足各种各样的系统设置和设计要求 每个端口的功能通常都要在主程序开始前被定义 如果一个引脚的多功能没有使用 那么这个引脚将被设置为I O端口 在引脚配置以前 需要对引脚的初始化状态进行设定来避免一些问题的出现 3 2 3S3C44B0端口功能描述 I O端口的各种功能主要是通过对端口各个寄存器进行设置而实现的 下面通过对各个寄存器的说明来分别介绍I O端口所能完成的功能 端口配置寄存器 PCONA G 在S3C44B0里 大多数的引脚都是多功能引脚 因此 应当为每个引脚选择功能 端口控制寄存器 PCONn 决定了每一个引脚的功能 如果PG0 PG7在掉电模式下被用做唤醒信号 则在中断模式里这些

12、端口必须被设定 端口数据寄存器 PDATA G 如果这些端口被设定为输出端口 输出数据可以被写入到PDATn的相应的位 如果被设定为输入端口 输入数据可以被读到PDATn的相应的位 端口上拉寄存器 PUPC G 端口上拉寄存器控制着每一个端口组的上拉寄存器的使能端 当相应的位被设为0时 引脚接上拉电阻 当相应的位为1时 引脚不接上拉电阻 特殊的上拉电阻控制寄存器 SPUCR 数据线D 15 0 引脚的上拉电阻能够通过SPUPCR寄存器控制 在STOP SL IDLE模式里 数据线 D 31 0 或D 15 0 处于高阻状态 Hi zstate 由于I O端口的特征 在STOP SL IDLE模

13、式里 数据线上拉电阻可以降低功耗 D 31 16 引脚的上拉电阻能够通过PUPC寄存器来控制 D 15 0 引脚上拉电阻能够通过SPUCR寄存器来控制 在STOP模式中 为了保护存储器不出现错误功能 mal function 存储器控制信号通过在特殊的上拉电阻控制寄存器里设置HZ STOP区域来选择高阻状态 Hi zstate 或先前的状态 外部中断控制寄存器 8个外部中断可以用各种信号所请求 外部中断寄存器为外部中断设置了信号触发方法选择位 也设置了触发信号的极性选择位 外部中断请求信号触发的方法有以下几种 低电平触发 高电平触发 下降沿触发 上升沿触发 双沿触发 8个外部中断寄存器的具体设置情况请详见I O的特殊功能寄存器 因为每个外部中断引脚都有一个数字滤波器 这让中断控制器能够识别长于3个时钟周期的请求信号 外部中断挂起寄存器 ETINTPND 外部中断请求 4 5 6 7 对于中断控制器来说是 或 的关系 EINT4 EINT5 EINT6 EINT7共享在中断控制器里同一个中断请求队列 如果外部中断请求的4位中的任何一位被激活的话 那么ETINPNDn将会被设置为1 外部挂起条件清除以后 中断服务程序必须清除中断挂起状态 通过ETINPND对应位写1来清除挂起条件 3 2 4S3C444B0I O端口的特殊功能寄存器 3 2 5S3C444B0I O端口应用编程

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号