计算机结构与逻辑设计课件20122013学年 门电路和组合逻辑电路

《计算机结构与逻辑设计课件20122013学年 门电路和组合逻辑电路》由会员分享，可在线阅读，更多相关《计算机结构与逻辑设计课件20122013学年 门电路和组合逻辑电路（123页珍藏版）》请在金锄头文库上搜索。

1、21 1脉冲信号 21 2晶体管的开关作用 21 3分立元件门电路 21 4TTL门电路 21 5MOS门电路 21 6逻辑代数 21 7组合逻辑电路的分析和综合 21 8加法器 21 10译码器和数字显示 21 11数据分配器和数据选择器 第21章门电路和组合逻辑电路 本章要求 1 掌握与门 或门 非门 与非门和异或门等的逻辑功能 了解TTL与非门及其电压传输特性和主要参数 了解CMOS门电路的特点 了解三态门和集电极开路门电路的作用 2 掌握逻辑函数的表示方法 并能应用逻辑代数运算法则和卡诺图化简逻辑函数 3 能分析和综合简单的组合逻辑电路 4 理解加法器 译码器 数据分配器和数据选择器的

2、工作原理 第21章门电路和组合逻辑电路 end 21 1脉冲信号 21 1 1电子电路中的信号 时间上连续变化的 时间和幅度都是跳变的 特点 注重电路的输入 输出大小 相位关系 特点 注重电路的输入 输出的逻辑关系 21 1 2脉冲信号的波形及参数 脉冲是一种跃变信号 并且持续时间短暂 实际矩形波的特征 脉冲幅度信号变化的最大值 脉冲上升沿 脉冲下降沿 脉冲宽度 正脉冲 负脉冲 脉冲信号变化后的电平值比初始电平值高 脉冲信号变化后的电平值比初始电平值低 21 1 3脉冲信号的逻辑状态 高电平用1表示 低电平用0表示 end 21 2晶体管的开关作用 输出高电平 输出低电平 输入信号控制开关状态

3、 晶体管的三种工作状态 三极管是数字电路中最基本的开关元件 通常不是工作在饱和区就是工作在截止区 放大区只是出现在三极管由饱和变为截止 由截止变为饱和的过渡过程中 饱和区 截止区 放大区 晶体管结电压的典型数据 例 如图所示电路中 当输入电压 分别为 和 时 试问晶体管 处于何种工作状态 解 晶体管临界饱和时的基极电流 end 21 3分立元件门电路 21 3 1门电路的基本概念 门 不满足条件的电信号 能够通过 门 不能够通过 门 满足条件的电信号 用电路做成这种开关称为 门电路 结论 门电路输出信号与输入信号之间存在一定的逻辑关系 门电路 门电路的输入和输出信号都是用电位 或叫电平 高低表

4、示 高电平用 1 表示低电平用 0 表示 高电平用 0 表示低电平用 1 表示 1 与 门 与 逻辑 A B C都满足一定条件时 事件Y才发生 Y A B C 灯Y亮的条件 A 与 B 与 C同时接通 A 1 B 1 C 1 A B C有一个为0 逻辑乘逻辑与 与门的逻辑符号 A B C Y 2 或 门 或 逻辑 A B C只要有一个满足条件时 事件Y就发生 灯Y亮的条件 A 或 B 或 C只要有一个接通 A 1 或 B 1 或 C 1 A B C都为0 Y A B C 逻辑加逻辑或 A B C Y 或门的逻辑符号 3 非 门 非 逻辑 A满足条件时 事件Y不发生A不满足条件时 事件Y发生 灯

5、Y亮的条件 A不接通 A 0 A 1 灯Y不亮的条件 A接通 逻辑非 非门的逻辑符号 1 21 3 2二极管 与 门电路 与 逻辑状态表 真值表 Y A B C 0表示低电平 1表示高电平 21 3 3二极管 或 门电路 或 逻辑状态表 真值表 Y A B C 21 3 4晶体管 非 门电路 非 逻辑状态表 真值表 基本门电路 与非门 与非 逻辑状态表 真值表 全 1 出 0 有 0 出 1 用二极管 或 门和晶体管 非 门联接成 或非 门电路 或非 逻辑状态表 真值表 全 0 出 1 有 1 出 0 end 21 4TTL门电路 21 4 1TTL 与非 门电路 1 输入端不全为 1 的情况

6、 Y R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 A B 750 3k 360 100 1V 电位接近电源电压使T3 T4导通 输出端电位 拉电流 2 输入端全为 1 的情况 Y R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 A B C 750 3k 360 100 钳位在2 1V 灌电流 输出端电位 两种实际的TTL 与非 门芯片 CT74LS20 4输入2门 CT74LS00 2输入4门 TTL 与非 门的特性及技术参数 1 TTL 与非 门的电压传输特性 2 输出高电平电压UOH和输出低电平电压UOL 输出高电平电压UOH对应于AB段输出电压 输

7、出低电平电压UOL对应于DE段输出电压 通用TTL 与非 门 典型值 3 噪声容限电压 低电平噪声容限电压UNL在保证输出的高电平电压不低于额定值90 的条件下所容许叠加在输入低电平上的最大噪声 或干扰 电压 3 噪声容限电压 高电平噪声容限电压UNH在保证输出的低电平电压的条件下所容许叠加在输入高电平 极性和输入信号相反 的最大噪声 干扰 电压 典型值 5 扇出系数NO 指一个 与非 门能带同类门的最大数目 表示带负载能力 对TTL 与非 门 如何计算NO 6 平均传输延迟时间 tpd1 tpd2 平均传输延迟时间 注意 此值愈小愈好 上升延迟时间 下降延迟时间 21 4 2三态输出 与非

8、门电路 R4 R2 R1 T2 R5 R3 T3 T4 T1 T5 D A B Y UCC 决定于A B的状态 实现 与非 逻辑关系 工作原理 R4 R2 R1 T2 R5 R3 T3 T4 T1 T5 D A B Y UCC 1V 1V 输出端处于高阻状态 相当于开路状态 工作原理 高电平时高阻状态 三态门主要作为TTL电路与总线间的接口电路 用途 此时接受G2的输出 G1 G3呈高阻状态 三态输出 与非 门的逻辑状态表 21 4 3集电极开路 与非 门电路 OC门 OC门电路的符号 注意与普通与非门的区别 OC门可以实现 线与 功能 Y Y1Y2Y3 线与 输出端直接相连 end 21 5

9、 2CMOS门电路 1 CMOS 非 门电路 CMOS电路 21 5MOS门电路 工作原理 A 0 输出Y 1 工作原理 A 1 输出Y 0 4 CMOS传输门电路 4 CMOS传输门电路 21 5 3CMOS电路的优点 静态功耗小 只有0 01mW 允许电源电压范围宽 3 18V 3 扇出系数大 抗噪容限大 5 集成度较高 4 制造工艺简单 end 21 6逻辑代数 21 6 1逻辑代数运算法则 在逻辑代数中 用 1 0 表示两种状态 普通代数表示数量关系 逻辑代数表示逻辑关系 0 0 0 0 1 1 0 1 1 1 由三种基本的逻辑运算关系得以下运算结论 1 基本运算法则 1 A 0 0

10、A 0 2 A 1 1 A A 3 A A A 4 5 A 0 A 7 A A A 6 A 1 1 8 9 交换律 结合律 分配律 10 A B B A 11 A B B A 13 A B C A B C A B C 12 ABC AB C A BC 14 A B C AB AC 15 A BC A B A C 2 运算规律 16 A A B A 证明 A A B AA AB A AB A 1 B A 吸收律 17 18 19 证明 20 21 摩根定律 21 22 证明 23 与 形式 或 形式 1 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0 21 6 2逻辑函数的表示方法

11、逻辑函数Y A B C A B C是输入变量 Y是输出变量 字母上无反号的叫原变量 有反号的叫反变量 任何一件具体事物的因果关系都可以用一个逻辑函数描述 例 举重比赛有ABC三个裁判 当主裁判A认为合格时算为二票 而副裁判BC认为合格时分别算为一票 试设计判决电路 输入变量 A B C 1 认为合格 0 认为不合格 输出变量 Y 1 表示通过 0 表示不能通过 Y A B C 一 逻辑真值表 以表格的形式表示输入 输出变量的逻辑状态关系 举重裁判电路的逻辑状态表 二 逻辑函数式 用 与 或 非 等逻辑运算的组合式 表示逻辑函数的输入与输出的关系的逻辑状态关系 举重裁判电路的逻辑函数式 Y A

12、B C 1 直接由输入 输出的逻辑关系列写逻辑式 2 由真值表列写逻辑式 最小项 在n变量逻辑函数中 若m为包含n个因子的乘积项 而且这n个变量均以原变量或反变量的形式在m中出现一次 称m为该组变量的最小项 n个变量共有个最小项 在输入变量的任何取值下必有且仅有一个最小项的值为1 任意两个最小项的乘积为0 全体最小项之和为1 任何一个逻辑函数都可以表示为取值为1的最小项之和的形式 标准 与或 式最小项之和的标准形式 三 逻辑图 用 与 或 非 等相应的逻辑符号表示函数关系 Y A B C 逻辑函数化简的意义 减少构成电路的逻辑 门 和联接线 降低成本 提高电路的可靠性 通过变换表达式的形式 可

13、以充分利用已有集成芯片 21 6 3逻辑函数的化简 1 应用逻辑代数运算法则化简 1 并项法 2 配项法 应用 如 3 吸收法 如 4 消项法 如 5 消因子法 如 6 加项法 如 卡诺图的概念 卡诺图以方块图的形式表示输入输出逻辑关系 二变量的卡诺图 0 1 0 1 三变量的卡诺图 A B A BC 0 1 00 01 11 10 变量的取值次序按照循环码排列 结构特点 几何上相邻的两个小方块所代表的最小项只有一个变量不同 每一个小方块代表一个最小项 相邻代码之间只有一位的状态不同 卡诺图的结构 2 应用卡诺图化简 01 01 10 00 11 0000 1111 四变量的卡诺图 AB CD

14、 00 01 11 10 00 01 11 10 可按最小项的十进制取值进行编号 卡诺图表示逻辑函数 0 0 0 1 例1 若已知函数的真值表 将在真值表中取值为 1 的最小项所对应的方框填 1 取值为 0 的最小项所对应的方框填 0 A BC 0 1 00 01 11 10 1 1 1 1 1 1 1 1 1 1 例2 若已知函数的真值表 1 1 1 1 1 将在函数式中取值为 1 的最小项所对应的方框填 1 例3 若已知函数的标准 与或 式 例4 试用卡诺图表示逻辑函数 解 1 1 1 1 1 1 或解 1 1 1 1 1 1 利用卡诺图化简逻辑函数 在卡诺图中 几何上相邻的两项仅一个变量

15、不同 两项合并消去一个变量 四项合并消去二个变量 利用卡诺图化简逻辑函数的基础 八项合并消去三个变量 可不可以六项 十项合并 卡诺图中的 边 与 角 也是相邻的 卡诺图化简逻辑函数的步骤 画出要求化简函数的卡诺图 按照 最少 最大 的原则 即圈的个数最少 圈内的最小项个数尽可能多 圈起所有取值为 1 的相邻项 对每一个矩形圈写出合并结果 再将各圈的结果相加即为所求的最简 与或 式 1 1 1 1 1 例1 用卡诺图将函数F化为最简 与或 式 解 1 1 1 1 1 1 1 1 1 1 1 例2 用卡诺图将函数F化为最简 与或 式 解 卡诺图化简应注意的问题 圈最大 允许重复使用 1 每个圈中所

16、包含的项数为 n 0 1 2 圈数最少 不要遗漏 但圈也不能重复 即每圈一个新的矩形圈时 必须包含一个在其它圈中未出现过的最小项 1 1 1 1 1 1 1 1 这样圈可以吗 no 例4 用卡诺图将函数F化为最简 与或 式 解 1 1 1 1 1 1 1 1 1 1 1 例5 用卡诺图将函数F化为最简 与或 式 1 1 1 1 1 1 1 1 1 1 1 这样圈可以吗 no 解 end 21 7组合逻辑电路的分析及综合 21 7 1组合逻辑电路的分析 分析组合逻辑电路的步骤 逻辑图 分析要求 已知电路结构 输入输出逻辑关系 逻辑图 求电路的功能 例 分析下面的逻辑图 逻辑状态表 逻辑功能 当输入端A和B不是同为1或0时 输出为1 否则 输出为0 21 7 2组合逻辑电路的综合 组合电路的综合 或称为设计 的工作是要求设计者按照给定的具体逻辑要求设计出最简单的逻辑电路 综合组合电路的步骤 逻辑要求 例 旅客列车分特快 直快和普快 并依此为优先通行次序 某站在同一时间只能有一趟列车从车站开出 即只能给出一个开车信号 试画出满足上述要求的逻辑电路 1 表示开出 0 表示不能开出 设A B C