《轻松学会DSP——第10章 多通道缓冲串口ppt课件》由会员分享，可在线阅读，更多相关《轻松学会DSP——第10章 多通道缓冲串口ppt课件（78页珍藏版）》请在金锄头文库上搜索。
1、DSP增强型外设多通道缓冲串口McBSP直接存储器访问DMA主机接口HPI 一 McBSP概述 McBSP设计是基于TMS320C2X C20X C5X C54X的标准串口上扩展的 McBSP提供 全速双工通信双缓存发送和三缓存接收数据寄存器 以支持连续传送收和发使用独立的帧和比特时钟接口和与串行ADC DAC的接口外部变速时钟发生器 内部可编程时钟发生器 1 McBSP的基本特点 直接多种工业格式接口多通道收发 通道数达128字宽可选 8 12 16 20 24 and32bitsU LawandA Law压缩与扩展8位传输时可选先传 LSBorMSB帧信号与时钟信号极性可编程 2 McBS
2、P的结构 TMS320C54xx多通道缓冲串口 McBSP 由引脚 接收发送部分 时钟及帧同步信号产生 多通道选择以及CPU中断信号和DMA同步信号组成 如图所示 表McBSP引脚说明 表McBSP内部信号说明 3 McBSP的工作流程 McBSP与外设进行数据传输是通过 DX 脚来发送 RX 脚来接收 通信的时钟与帧信号是由CLKX CLKR FSX andFSR脚来控制 DSP的CPU或DMA从数据接收寄存器 DRR 1 2 读取接收数据 发送时向数据发送寄存器 DXR 1 2 写数据 数据写入 DXR 1 2 后通过传输移位寄存器 XSR 1 2 移位输出到DX上 同样 从DR上接收的数
3、据移位存储到接收移位寄存器 RSR 1 2 并拷贝到接收缓存寄存器 RBR 1 2 然后 再由 RBR 1 2 拷贝到DRR 1 2 DRR 1 2 就可以由CPU或DMA来读出 多级寄存器允许在通信时内部和外部数据同时传输 C54XX对McBSP的控制由16位的控制寄存器实现 二 McBSP的配置 1 McBSP控制寄存器 表McBSP控制寄存器及其映射地址 寄存器类型通用控制寄存器 SPCR 1 2 PCR接收和发送通道寄存器 RCR1X RCR2X XCR1X XCR2X时钟控制寄存器 SRGR1X SRGR2X多通道控制寄存器 MCR1X MCR2X 2 串口控制寄存器1 SPCR1
4、SPCR1设置McBSP串口的数字环回模式 接收符号扩展和校验模式 ClockStop模式 DX是否允许 A bis模式 接收中断模式等 并给出接收同步错误 接收移位寄存器 RSR 1 2 空 接收准备好等状态 此外可以进行接收复位 3 串口控制寄存器2 SPCR2 SPCR2设置McBSP自由运行模式 SOFT模式 发送中断模式 并给出发送同步错误 发送移位寄存器 XSR 1 2 空 发送准备好等状态 此外可以进行发送复位 采样率发生器复位 帧同步发生电路复位 4 引脚控制寄存器 PCR PCR设置McBSP传输帧同步模式 接收帧同步模式 发送时钟模式 接收时钟模式 发送帧同步信号的极性 接
5、收帧同步信号的极性 发送时钟极性 接收时钟极性 并给出CLKS DX DR脚的状态 此外PCR还定义发送和接收部分在复位时相应引脚是否配置为通用I O 5 接收控制寄存器1 RCR1 RCR1设置McBSP接收时第一相的接收帧长度 从1个字到128个字 接收字长度 8 12 16 20 24 32bits 6 接收控制寄存器2 RCR2 RCR2设置McBSP接收时是否允许第二相 RPHASE 1 如果允许 设置McBSP接收时第二相的接收帧长度 从1个字到128个字 接收字长度 8 12 16 20 24 32bits 此外 RCR2设置McBSP接收时的接收压缩模式 接收同步帧忽略模式 接
6、收数据延迟 7 发送控制寄存器1 XCR1 XCR1设置McBSP发送时第一相 FIRSTPHASE 的发送帧长度 从1个字到128个字 发送字长度 8 12 16 20 24 32bits 8 发送控制寄存器2 XCR2 XCR2设置McBSP发送时是否允许第二相 XPHASE 1 如果允许 设置McBSP时第二相的发送帧长度 从1个字到128个字 发送字长度 8 12 16 20 24 32bits 此外 XCR2设置McBSP发送时的发送压缩模式 发送同步帧忽略模式 发送数据延迟 三 时钟和帧同步 1 系统框图 串口工作需要帧同步和比特时钟信号 这两个信号的来源可以是外部管脚输入 也可以
7、是内部采样率生成器产生 对于后者 此时管脚可能是一个时钟输出管脚 2 工作帧同步和工作比特时钟 真正用于发生和接收的帧同步和比特时钟我们叫做internalCLKR internalFSR internalCLKX internalFSX 这些信号同数据关系满足如图要求1 比特时钟上升沿对齐帧同步 下降沿采样帧同步2 帧同步高电平有效 长度无所谓3 比特时钟上升沿对齐数据 下降沿采样数据 3 工作帧同步和比特时钟来源 对于发送通道 可以是外部管脚 也可以是内部采样率生成器对于接收通道 可以是外部管脚 也可以是内部采样率生成器 工作在DLB模式时 则来源于发送通道工作帧同步和工作时钟 4 采样率
8、生成器 采样率发生器由三级时钟分频组成 产生可编程的CLKG 数据位时钟 信号和FSG 帧同步时钟 信号 CLKG和FSG是McBSP的内部信号 用于驱动接收 发送时钟信号 CLKR X 和帧同步信号 FSR X 采样率发生器时钟既可以由内部的CPU时钟驱动 CLKSM 1 也可以由外部时钟源驱动 CLKSM 0 采样率发生器框图 采样率发生器的三级分频分别是 数据位时钟分频 CLKGDV 帧周期分频 FPER 帧脉冲宽度分频 FWID 采样率发生器的工作模式由采样率发生器控制寄存器SRGR1和SRGR2控制 采样率发生器控制寄存器 SRGR1 采样率发生器寄存器1设置帧正脉冲宽度 必须小于W
9、DLEN指出的字的长度 和数据位时钟分频 CLKG与输入CLK频率之比 约定值为1 采样率发生器控制寄存器 SRGR2 采样率发生器寄存器2设置采样率发生器时钟同步模式 CLKS的极性 采样率发生器输入时钟选择 帧周期分频 采样率发生器复位 设备复位或置 GRST为零可以复位采样率发生器 设备复位使采样率发生器复位时 CLKG等于CPU CLK 2 而FSG为无效低电平 当 RS放开 延迟 GRST放开后 CLKG按SRGR1编程产生 如果 FRST也放开 则经过FPER个CLKG FSG为有效高电平 置 GRST为零复位采样率发生器 CLKG和FSG都将是无效低电平 采样率生成器复位过程 5
10、 帧和时钟极性操作 用于控制接收和发送的帧同步和时钟有内部的概念 就是真实的工作帧同步和时钟 数据在工作时钟的上升沿产生 下降延采样 工作帧同步是高电平有效 其上升沿同工作比特时钟上升沿对齐 工作帧同步和时钟来源可以是外部管脚FSR X和CLKX R得到 也可以是采样率生成器得到 外部引脚产生工作帧同步和时钟可能会有极性问题 这时 通过CLK R X P PFS R X P来调整 使之满足工作帧同步和时钟的极性要求 采样率生成器产生的工作帧同步和时钟肯定是满足极性要求的 即 数据在工作时钟的上升沿产生 下降沿采样 工作帧同步是高电平有效 使用管脚CLKS作为采样率生成器的时钟输入而不是CPU时
11、钟时 存在极性和同步问题 通过CLKSP选择是在CLKS上升沿还是下降沿产生CLKG和FSG 当GSYNC 1 FSG由外部管脚FSR触发 FPER没有作用 而且CLKG要重新与FSG同步 即FSG上升沿时保持高电平 6 数据时钟生成 CLK R X M 0 外部管脚CLK R X 作为工作数据时钟 通过CLK R X P控制极性 CLK R X M 1 内部采样率生成器产生工作数据时钟 采样率生成器的输入时钟可以是CPU时钟 也可以是CLKS管脚 由CLKSM控制 当是后者 CLKSP控制器极性 内部采样率生成器产生工作数据时钟 通过CLKGDV分频采样率生成器输入时钟得到 7 帧同步信号生
12、成 如果是由采样率生成器产生发送和接收帧同步 首先考虑采样率生成器的输入时钟是CPU还是CLKS管脚 这个同数据时钟是一致的 由FS R X M 1和CLKSM决定 当由采样率生成器产生帧同步 FPER和FWID控制帧同步的周期和有效宽度 高电平宽度 大小为设定值加1 FWID不能大于WDLEN 例子 FPER 15 FWID 1 FS R X M 0 帧同步由外部输入管脚产生 可以通过FS R X P控制极性 FS R X M 1 帧同步由内部产生 对于接收帧同步 内部产生只能是采样率生成器 但对于发送帧同步 内部产生除了采样率生成器 还可以是DXR 1 2 TO XSR 1 2 产生 发送
13、帧同步信号生成 课本Page330表6 4 14 接收帧同步信号生成 8 DLB 数据从XSR1直接进入RSR1 而且不通过外部DX和DR管脚通过寄存器SPCR1中的DLB比特控制 DLB与时钟 DLB时 在DSP内部 DR FSR CLKR同DX FSX CLKX是短接在一起的 发送数据时钟决定接收数据时钟 而发送数据时钟控制方法如前页所述 发送数据时钟确定后 接收数据时钟选择情况 DLB与帧同步 首先我们确定发送帧同步 确定方法如前所述 然后由发送帧同步确定接收帧同步 9 帧配置 FSR FSX CLKX CLKR的极性单相还是多相帧结构对每一相 设置字数 每帧该相有多少字 对每一相 设置
14、字宽 字的比特位数 设置相对帧脉冲 第一位传输数据的延迟为0 1 2位 CLKG 设置连续帧同步工作模式 还是除第一个帧脉冲后忽略帧同步脉冲工作模式对串口接收 设置左或右效验和符号扩展或0填充模式如果采用内部采样率发生器产生帧脉冲信号 设置帧信号脉宽 周期 CLKG时钟分频 信号极性等 帧格式 帧格式 10 数据延时 定义从帧同步信号有效到第一个数据产生的时延 通常取1 11 DX脚延时使能 本来是CLKX上升沿数据开始 但DX延时使能条件下 数据可以有一定延时后才开始 在一般模式下 只有第一个BIT可以有延时 在A bis模式下 则是每个比特都可以 四 多通道模式 目的是提高传输数据量 1
15、多通道工作模式的控制寄存器 1 多通道控制寄存器1 MCR1 MCR1设置McBSP在多通道工作模式时的接收PART B的块结构 接收PART A的块结构 当前可接收块 接收多通道选择 2 多通道控制寄存器2 MCR2 说明 MCR2设置McBSP在多通道工作模式时的发送PART A块结构 发送PART B块结构 当前发送块 发送多通道选择 3 接收 发送通道使能寄存器说明 图中各位 置1 使能 置0 不允许 2 多通道工作模式设置设置 R X PHASE 0选择单相工作模式设置FRLEN1 选择帧长 字数 也是多通道工作模式下的通道数 最多可达128 设置字长WDLEN1 每通道传输多少bi
16、ts 如果是单通道连续工作 置RMCM 0X和MCM 0如果是多通道工作 设置RP A B BLK XP A B BLK RCER A B XCER A B 并置RMCM 1 XMCM位非0 五 工作流程 控制McBSP系统工作模式的寄存器包括SPCR1 SPCR2 PCR控制接收和发送数据具体工作模式的寄存器是RCR1 RCR2 XCR1 XCR2多同道工作模式涉及寄存器MCR1 MCR2 RCERA RCERB XCERA XCERB 1 McBSP串口的复位 两种复位方式 1 设备复位 RS 0 即整个串口复位 此时 RRST和 XRST为零 DR CLKR X FSR X为输入信号 DX为输出信号 输出高阻 同时 GRST也为零 CLKG CPU时钟 2 不产生FSG信号 RS放开后 RRST XRST GRST FRST仍为零 此时 McBSP配置寄存器赋值 复位进入McBSP复位状态 2 从McBSP复位McBSP串口发送器和接收器可以分别复位 RRST 0 XRST 0 FRST 0 不论是接收还是发送的复位 相应部分将停止串口操作 而相应引脚当作I O脚使用 由PCR的
