《电工电子技术 教学课件 作者 多学时陈小虎 6章 时序逻辑电路78页》由会员分享，可在线阅读，更多相关《电工电子技术 教学课件 作者 多学时陈小虎 6章 时序逻辑电路78页（78页珍藏版）》请在金锄头文库上搜索。
1、数字逻辑电路 电工电子技术 时序逻辑电路中 任一时刻的输出信号不仅与当时的输入信号有关 还与原来的状态有关 即时序逻辑电路具有记忆功能 数字逻辑电路 第6章 第二部分数字逻辑电路 时序逻辑电路由各种门电路及不同类型的触发器组成 第二部分电子技术基础 第6章数字逻辑电路 6 1RS触发器 6 2触发器的逻辑功能 6 3寄存器 6 4计数器 6 5应用举例 触发器的逻辑功能和应用方法 时序逻辑电路的基本设计方法和分析方法 计数器 触发器的逻辑功能 计数器 第6章时序逻辑电路 RS触发器 各触发器的逻辑功能 寄存器 计数器 第二部分电子技术基础 主要内容 重点内容 难点内容 6 1RS触发器 双稳态
2、触发器 具有两种稳定状态 在外加触发信号的作用下 电路状态会发生翻转 输出端由一种稳定状态翻转为一种稳定状态 并保持不变 若再来一个触发信号 再翻转 图2 6 1触发器的电路符号 小圈表示取反 非 的含义 按触发器电路的内部结构 基本RS触发器 同步RS触发器 主从触发器和维持阻塞触发器等 6 1RS触发器 按触发器完成逻辑功能 RS触发器 D触发器 JK触发器 T触发器等 6 1 1基本RS触发器 1 电路构成 基本RS触发器是构成其它电路及各种功能触发器的基本模块 触发器的种类 基本RS触发器可由两个与非门或两个或非门交叉连接而成 图2 6 2基本RS触发器 6 1RS触发器 图2 6 2
3、基本RS触发器 6 1RS触发器 2 基本RS触发器输出与输入的逻辑关系 设触发器初始态为 1 态 翻转为 0 态 0 1 1 1 0 0 1 设触发器初始态为 0 态 保持 0 态 01 图2 6 2基本RS触发器 6 1RS触发器 设触发器初始态为 0 态 翻转为 1 态 1 0 0 设触发器初始态为 1 态 保持 1 态 1 1 0 1 0 图2 6 2基本RS触发器 6 1RS触发器 设触发器初始态为 0 态 保持 0 态 1 1 0 设触发器初始态为 1 态 保持 1 态 0 1 1 0 1 电路具有存储或记忆功能 1 图2 6 2基本RS触发器 6 1RS触发器 设触发器初始态为
4、0 态 可能 0 态或 1 态 0 0 0 此种状态为禁止状态 0 1 1 0 1 表2 6 1基本RS触发器特性表 6 1RS触发器 3 基本RS触发器的特性表 Qn 表示触发器的初态Qn 1 表示触发信号作用后的状态 次态 结论 基本RS触发器有两个稳定状态 可直接置位或复位 并具有存储或记忆的功能 表2 6 2基本RS触发器特性表 6 1RS触发器 基本RS触发器的特性表可简化为下表 图2 6 3例6 1 1 6 1RS触发器 解 6 1RS触发器 6 1 2可控RS触发器 1 基本结构 与非 门A B构成基本RS触发器 与非 门C D构成导引电路 时钟脉冲CP起辅助控制作用的信号输入端
5、 时钟脉冲可以是正脉冲 高电平 信号 或是负脉冲 低电平 信号 这里采用正脉冲信号 在脉冲数字电路中所使用的触发器通常用时钟脉冲信号来控制触发器的翻转时刻 输入端 R为置 0 端 S为置 1 端 6 1RS触发器 图2 6 4可控RS触发器 逻辑符号 在脉冲数字电路中所使用的触发器通常用时钟脉冲信号来控制触发器的翻转时刻 6 1RS触发器 2 逻辑功能分析 图2 6 3可控RS触发器 当CP 0时 不论R S端的电平如何变化 C D 与非 门输出均为 1 基本RS触发器保持原态 可控RS触发器也保持输出不变 逻辑图 当CP 1时 触发器按R S端的输入状态决定其输出状态 1 S R 0时 使C
6、 D门输出为1 基本RS触发器保持原态 即Q维持原态 6 1RS触发器 图2 6 3可控RS触发器 逻辑图 2 S 1 R 0时 D门输出为 0 触发器输出Q 1 3 S 0 R 1时 C门输出为 0 触发器输出Q 0 6 1RS触发器 图2 6 5可控RS触发器工作波形 3 可控RS触发器的特性表 表2 6 3可控RS触发器特性表 可控RS触发器波形图 6 1RS触发器 图2 6 6计数式RS触发器 讨论 可控RS触发器与基本RS触发器异同 1 可控RS触发器多一个时钟脉冲CP 但在CP脉宽范围内 R S端输入不能发生变化 否则起不到控制作用 2 二者都有一个不允许状态 3 可控RS触发器不
7、但可实现存储 记忆 而且具有计数功能 如右图所示计数器就具有计数功能 来一个脉冲触发器翻转一次 翻转的数目等于脉冲的数目 一个可控RS触发器只能计两个脉冲 n个可控RS触发器可构成最大计数值为2n计数器 6 1RS触发器 电位触发方式 在CP规定的电平下触发器的状态便能翻转的触发方式 6 1 3RS触发器存在的问题 电位触发方式分 高电位触发 正电位触发 低电位触发 负电位触发 图2 6 8电位触发逻辑符号 6 1RS触发器 图2 6 7逻辑符号 缺点 在电位在效期间 输入端R S所加信号电平不能变化 否则会造成 空翻 现象 使触发器动作混乱 构成维持 阻塞型触发器 边沿触发方式 和主从型触发
8、器 主从触发方式 措施 从触发器使用方面看 对维持 阻塞型触发器和主从型触发器 只需掌握其逻辑功能及触发方式 6 2触发器的逻辑功能 6 2 1RS触发器 触发器的逻辑功能 1 指出输出状态Qn 1和输入信号及初态Qn关系 2 触发方式 按逻辑功能分为四种类型的触发器 RS触发器 D触发器 JK触发器 T触发器 RS触发器的功能 置0 置1和保持功能 描述触发器逻辑功能的方法 特性表 状态真值表 特性方程 1 特性表 状态真值表 2 特性方程 6 2触发器的逻辑功能 SR 0称为约束条件表明输入信号S R不同时为1 6 2 2D触发器 1 D触发器的逻辑符号 1 特性表 2 特性方程Qn 1
9、D 2 D触发器的功能 置0 置1 图2 6 9上升沿触发的D触发器的逻辑符号 表2 6 4D触发器的特性表 图 a b 中D触发器在CP上升沿时触发 工作可靠 图2 6 10D触发器输出波形 6 2触发器的逻辑功能 典型产品有 74LS364 8D触发器 JK触发器的逻辑符号 6 2触发器的逻辑功能 6 2 3JK触发器 JK触发器的功能 置0 置1 保持和翻转功能 图2 6 9JK触发器的逻辑符号 JK触发器的触发方式 上升沿 下降沿 1 特性表 6 2触发器的逻辑功能 2 特性方程 J K之间无约束条件 JK触发器的逻辑功能波形图 6 2触发器的逻辑功能 图2 6 12JK触发器波形图
10、JK触发器为下降沿触发 2 特性表 图2 6 13T触发器逻辑符号 6 2触发器的逻辑功能 3 特性方程 6 2 4T触发器 1 T触发器的逻辑符号及功能 6 2触发器的逻辑功能 图2 6 13T触发器逻辑符号 触发器 图2 6 14D触发器转换为RS触发器 6 2触发器的逻辑功能 6 2 5触发器逻辑功能的转换 1 D触发器转换为RS触发器 各触发器逻辑功能的可以相互转换 但其触发方式不变 D触发器特性方程Qn 1 D D触发器的输入信号满足 就得到了RS触发器 转换电路如图 注意 转换后的触发器的触发方式仍为原来的触发器的触发方式 图2 6 15D触发器转换为JK触发器 6 2触发器的逻辑
11、功能 2 D触发器转换为JK触发器 D触发器特性方程Qn 1 D D触发器的输入信号满足 就得到了JK触发器 转换电路如图 图2 6 16D触发器转换为T触发器 6 2触发器的逻辑功能 3 D触发器转换为T触发器 D触发器特性方程Qn 1 D D触发器的输入信号满足 就得到了T触发器 转换电路如图 6 2触发器的逻辑功能 4 JK触发器转换为RS触发器 则 J当作S K当作R 图2 6 17JK触发器转换为D触发器 6 2触发器的逻辑功能 5 JK触发器转换为D触发器 JK触发器的输入信号满足 就得到了D触发器 转换电路如图 寄存器用来暂时存放参与运算的数据和结果 由触发器等组成 6 3寄存器
12、 6 3 1基本概念 常用的寄存器有四位 八位 十六位等寄存器 一定的控制电路与触发器相结合 实现寄存器的置 0 置 1 及控制输入输出 1 寄存器中数码的读取 一个触发器可认为是一个一位二进制数寄存器 数码可反复读取 例 D触发器 当D 1 CP作用时 Q 1 此时Q 1可反复读取 2 寄存器存放数码的方式 6 3寄存器 1 并行输入方式 每一位数码都有一个相应的输入端 当来一个控制信号 寄存信息 时 数码从各对应位同时输入到寄存器中 特点 存入速度快 输入导线多 2 串行输入方式 整个寄存器 不管多少位 只有一个输入端 数码按一定的规律逐位输入到寄存器中 每来一个控制信号 寄存一位 例如
13、一个八位的数码寄存器 一次存放八位数码需八个控制脉冲信号 特点 存入速度慢 输入导线少 适于远距离传输 3 寄存器取出数码的方式 6 3寄存器 1 并行输出方式 被取出的数码同时在各对应的输出端出现 即寄存器的输出端引脚数目等于它的存放数码的位数 2 串行输出方式 被取出的数码在一个输出端逐位出现 需要多个脉冲 等于寄存器的存放数码的位数 才能取出一个数码 6 3 2数码寄存器 寄存器可由RS JK D等触发器构成 6 3寄存器 图2 6 18D触发器构成的数码寄存器 寄存器为并行输入并行输出 存入四位二进制数码A3 A2 A1 A0 当有寄存信号时 CP上升沿 四位待存数码同时存入对应的触发
14、器 Q3Q2Q1Q0 A3A2A1A0 结论 6 3寄存器 1 寄存器的数码可反复存取 2 每当寄存器按照接收脉冲存入新数码时 寄存器中原来存入的数据自行清除 3 若需寄存器状态全部置 0 时 可与置零端加入置零信号 输出端有输出信号 高电平 同时加到四个与门时 输出即为A3 A2 A1 A0 6 3 3移位寄存器 移位寄存器不仅存放数码且有移位的功能 6 3寄存器 图2 6 19JK触发器构成的四位移位寄存器 移位 每当来一个移位脉冲 触发器的状态便向右或左移一位 移位寄存器分单向移位寄存器 双向移位寄存器 1 单向移位寄存器 设寄存的二进制数 1011 按输入脉冲的节拍从高位到低位逐位串行
15、输入 6 3寄存器 图2 6 19JK触发器构成的四位移位寄存器 1 J0 1 第一个脉冲下降沿到来时 F0翻转 Q0 1 其它仍为 0 设输入前先清零 则四个输出端的输出初态为 0000 1011 0000 6 3寄存器 3 J2 Q1 1 J1 Q0 0 J0 1 第三位数据 第三个脉冲下降沿到来时 F0 F1 F2同时翻转 Q2 1 Q1 0 Q0 1 Q3 0 4 J3 Q2 1 J2 Q1 0 J1 Q0 1 J0 1 第四位数据 第四个脉冲下降沿到来时 F1 F2 F3同时翻转 Q3 1 Q2 0 Q1 1 F0的J0 K0 1 因此Q0 1 第四个脉冲的下降沿到来后 存数结束 2
16、 J1 Q0 1 J0 0 第二位数据 第二个脉冲下降沿到来时 F0 F1同时翻转 Q1 1 Q0 0 此时Q2 0 Q3 0 再经四个移位脉冲 所存数据逐位从Q3端输出 如图所示 用四个触发器构成的单向移位寄存器 6 3寄存器 图2 6 20单向移位寄存器 图2 6 5可控RS触发器工作波形 6 3寄存器 图2 6 20单向移位寄存器 如图所示 四位移位寄存器的波形图 双向移位寄存器 寄存器中存储的数码能根据需要 具有向右或向左移位的功能 6 3寄存器 2 双向移位寄存器 图2 6 21双向移位寄存器 6 3寄存器 M 1 所有 与或非门 中左边的 与门 均开启 同时封锁了全部右边的与门 CP作用时 可串行输入 右移口 的数码 并实现右移位 工作原理 目前移位寄存器已有多种型号的集成电路 使用时应注意它的引脚定义 正确接线 下图是典型的TTL电路双向移位寄存器的引脚排列图 6 3寄存器 移位寄存器的工作状态由各管脚决定 图2 6 22T14194引脚排列图 2 右移串行输入 7 左移串行输入 3 6 数据并行输入端 12 15 数据输出端 11 时钟脉冲输入端 9 SA 10 SB
