《经典中的经典以太网电接口采用UTP设计的EMC设计指导书资料》由会员分享，可在线阅读，更多相关《经典中的经典以太网电接口采用UTP设计的EMC设计指导书资料（10页珍藏版）》请在金锄头文库上搜索。
1、 以太网电接口采用 UTP 设计的 EMC 设计指导书 一 UTP 非屏蔽网线 的介绍 非屏蔽网线由两根具有绝缘保护层的铜导线组成 两根绝缘铜导线按照一 定密度绞在一起 每一根导线在传输中辐射的电波会与另外一根的抵消 这样可 降低信号的干扰程度 用来衡量UTP的主要指标有 1 衰减 就是沿链路的信号损失度量 2 近端串扰 测量一条UTP链路对另一条的影响 3 直流电阻 4 衰减串扰比 ACR 5 电缆特性 二 10 100 1000BASE T以太网电接口原理图设计 10 100 1000BASE T 以太网口电路按照连接器的种类网口电路可以分为 网口变压器集成在连接器里的网口电路和网口变压器
2、不集成在连接器里的网口 电路 1 网口变压器未集成在连接器里的网口电路原理图 网口电路主要包括 PHY 芯片 网口变压器 网口连接器三部分 图中左侧 的八个49 9 的电阻是差分线上的终端匹配电阻 其阻值的大小由差分线的特性 阻抗决定 当变压器内的线圈匝数发生变化时 其阻值也跟随变化 保证两者的 阻抗匹配 由电容组成的差模 共模滤波器可以增强 EMC 性能 在线圈的中心抽 头处接的电容可以有效的改善电路的抗 EMC 性能 合理的选择电容值可以使电路 的 EMC 做到最优 电路的右侧四个75 的电阻是电路的共模阻抗 2 网口变压器集成在连接器里的网口电路原理图 网口电路主要包括PHY芯片 网口连
3、接器两部分 网口变压器部分集成在接口内 部 同样左侧的49 9 的电阻阻值也是由变压器的匝数及差分线的特性阻抗决定 的 中间的电容组成共模 差模滤波器 滤除共模及差模噪声 75 的共模电阻 也集成在网口连接器的内部 3 网口指示灯电路原理图 带指示灯的以太网口电路原理图与不带指示灯灯的大致相同 只是多出指示灯的 驱动电路 注意点 1 两个匹配电阻是否需要根据PHY层芯片决定 如有的PHY层芯片内部集 成匹配电阻就不需要 匹配电阻是接地还是接电源也是由PHY芯片决定 一般接 电源 2 芯片侧中间抽头需要通过磁珠串接电源 并且注意每一路接一个磁珠 并通过电容0 01 0 1uf接数字地 3 点灯部
4、分电路 link和ACT灯走线要加磁珠处理 同时供电电源也要加 磁珠处理 但所有显示驱动灯的电源可以共用一个磁珠 4 变压器与连接器部分的匹配电阻75欧姆和50欧姆精度可以放低到5 但有功率要求 建议选用1 10W的电阻 具体见后面器件选型 但注意由于工艺 要求阻排不能够放在单板反面 因此不要换成阻排 三 带滤波的10 100BaseT以太网口电路原理图 保证以太网的EMC性能 降低共模EMI 增强抗扰度 有必要在网口添加滤 波电路 上图中采用共模呃流圈ST7078进行共模滤波 ST7078内部集成四个线圈 对 共模呈现高阻 而对差模信号阻抗很小 采用ST7078不仅保证了EMC性能 而且 对
5、差模信号影响较小 因此基本不会影响信号质量 四 带滤波的1000BaseT以太网口电路原理图 图中采用MURATA的共模呃流圈作为共模滤波器件 该器件对差模阻抗很小 对信号质量影响也很小 五 10 100 1000BASE T以太网电接口PCB布局 布线 1 网口变压器没有集成在连接器里的网口电路PCB布局 布线规则 需要注意下面几点 1 变压器与RJ45之间 PHY层芯片与变压器之间的距离应控制在1inch 内 当布局条件限制时 应优先保证变压器与RJ45之间的距离在1 inch 内 2 器件布局按照信号流向放置 切勿绕来绕去 3 变压器下方的地平面要分割 分割线宽度不小于100MIL 网口
6、变压 器放置在GND和PGND的分隔线上 4 每对差分走线都要控制走线长度一致 同时注意控制阻抗为50欧姆 5 注意PHY层芯片的的数字地和模拟地统一 数字电源和模拟电源使用 磁珠进行隔离 同时要与变压器配合 注意PHY芯片的电源滤波 按照芯片要求 设计 6 网口指示灯的电源线3 3V或者2 5V来自于电源平面 要对它们使用 磁珠和电容进行退耦 指示灯驱动线要靠近PHY串连电阻 并在进入I O区域之前 进行电容滤波 这样防止噪声通过指示灯电源线耦合到差分线对区域 7 指示灯电源线和驱动信号线要靠近走线 尽量减小环路面积 8 指示灯线和差分线对要进行必要的隔离 两者要保证距离足够远 如果必要使用
7、GND平面进行隔离 9 注意网口变压器芯片侧中心抽头对地的滤波电容要尽量靠近变压器 管脚 保证引线最短 分布电感最小 10 用于连接GND和PGND的0欧姆电阻或者电容要放置在地分割线上 11 PHY芯片的模拟电源不要占用大面积平面 从局部铜皮通过走线 磁珠 走线拉到变压器芯片侧中心抽头上 12 PHY芯片与变压器之间已经没有VDD 将PHY芯片与变压器之间的平 面层区域定义为GND 这样可以切断来自VDD平面的噪声途径 图8 网口变压器和连接器之间区域电源平面的处理 13 沿单板PCB的边缘 不用包住PGND 见图8 每隔250mil打一个接地 过孔 这些过孔排可以切断单板噪声向外辐射的途径
8、 减小对PGND静地的影响 14 单板的PGND GND通过镙孔和结构相连接 保证系统地电位的统一 15 保证电源平面和地平面之间的良好退耦 低阻 电源平面最好和 地平面相邻 16 和电源平面相邻的信号线不要超出电源平面的投影区域 17 要保证和电源平面相邻的信号线的回流路径的完整性 否则就要改 变平面的形状 使得信号线处在平面层内 回流路径的不完整会带来严重的EMC 问题 18 推荐把所有的高速信号线 I O线 差分线对优先靠近地平面走线 如果无法实现才以电源平面作为参考平面 19 差分线要远离其它信号线 放置其它信号线把噪声耦合到差分线上 20 为了减小差分信号的噪声 数字信号线或电源要远
9、离模拟信号线或 电源 21 电源的去耦和旁路是十分重要的 它们可以为信号提供一个低阻抗 通路 减小电源和地平面间的谐振 电容可以起到去耦和旁路的作用 但要保证 退耦和旁路电容由电容 走线 过孔 焊盘组成的环路的面积尽量小 保证引线 电感尽量小 见下图所示 图9 退耦电容的环路面积 从上图可见 最右边的情况有最小的环路面积 图10 变压器中心抽头共模电容的布局 步线示意图 从上图可见 左边的布局中 电容要通过长线连接到平面上 存在很大的 引线电感 而右边的布局中 退耦电容连线很短 保证了低引线电感的要求 2 采用一体化连接器的网口电路PCB布局 布线规则 下面只针对不同点进行描述 1 网口变压器
10、是隔离器件 用于切断共模 因为已经被集成在连接器里 所以 地平面不再进行分割处理 2 一体化连接器的外壳应该连接到连续的地平面上 不要在连接器下面创建机 架地 3 单板周围每隔250mil打接地过孔 将单板噪声屏蔽在板内 3 其它的布局 布线建议 1 电源 地平面的布局 我们一直建议电源和地平面相邻 一些对价格敏感的单板可能并不能做到 下面 的建议可以一定程度上减小电源的阻抗 电源层power2并没有与地平面相邻 对地阻抗可能较大 如果退耦不合理就会带 来EMC问题 而且 如果POWER2层被同时分成多个电压区域 跨这些区域的信号 线就会因为回流路径不连续产生较大的环路面积 从而导致出现EMC
11、问题 如果我们在inner4层和bottom层进行地填充 就可以一定程度的降低电源的阻 抗 为信号线创造低阻抗通路 2 差分线对布局 布线要求 差分线对以差分形式存在 具有很强的共模抑制能力 但是如果布局布线不 当 差模就可以转化为共模 带来共模噪声 因此对差分线的处理要注意 1差分线对间的距离要保持一致 大约等于线宽 2差分线的特征阻抗要控制在100欧姆 10 3建议在内层走线 并尽量和地平面相邻 4保持差分线对的对称 任何不对称都会造成差模向共模的转变 3 差分信号终端电阻 滤波电容的布局 布线 49 9欧姆的终端电阻 有的PHY可能没有 必须靠近PHY芯片的TX和RX管脚放置 两个终端电
12、阻的中间必须和地以尽可能短的连线相连 如下图所示 图13 终端电阻 滤波电容布局 布线示意图 如上图所示 右侧的两个4 7PF电容对于高频噪声具有良好的抑制能力 但 是只有保证了电容引线的低电感 才能起到应由的作用 两个滤波电容必须良好 对称 保证平衡 否则差模可能转成共模 带来共模噪声 使用中还要注意 电 容的取值不能太大 太大的电容会影响信号的质量甚至功能 另外 这两个4 7PF的电容可以通过平面来产生 大家知道 平面电容的分 布电感是十分低的 在与地平面相邻的信号层无走线区域打一块补丁 就可以产 生一个高性能电容 见下图 图14 利用PCB构造滤波电容 4 选择高共模抑制能力的变压器 变
13、压器的共模抑制能力可以降低差模向共模的转变 但是在变压器的 datasheet里一般并不会列出EMC测试范围内的共模抑制性能 这样给变压器的选 择带来困难 1 一般选择在线路侧有共模呃流圈的变压器 2 使用支持自协商的变压器可能会降低共模抑制能力 这种变压器的收 发对称 而且收 发线圈的中心抽头连接在一起 5 变压器线路侧的共模电阻和高压电容 变压器线路侧的75欧姆电阻和高压电容为UTP电缆提供了共模通路 在布局 布线时注意 1 把这些共模电阻靠近变压器中心抽头放置 2 电阻和电容的连接要使用短而粗的走线 10 15mil 按照变压器结构的不同 主要可以分为下面两种情况 图15 共模电阻和高压电容连接图1 图16 共模电阻和高压电容连接图2 对于图15的情况 推荐电阻的值取75欧姆 但这样做的前提是保证机架地是静地 对于图15的情况 推荐电阻的值取0欧姆 6 改变差分线号的传输波形 某些PHY芯片可以通过设置特定管脚内部的寄存器改变信号的上升 下降沿 一定程度的减缓信号的上升沿 或下降沿 可以一定长度的减少EMI
