《高速PCB设计指南五》由会员分享，可在线阅读，更多相关《高速PCB设计指南五（9页珍藏版）》请在金锄头文库上搜索。
1、电子技术网第一篇 DSP 系统的降噪技术随着高速 DSP（数字信号处理器）和外设的出现，新产品设计人员面临着电磁干扰（EMI ）日益严重的威胁。早期，把发射和干扰问题称之为 EMI 或 RFI（射频干扰）。现在用更确定的词“干扰兼容性”替代。电磁兼容性（EMC）包含系统的发射和敏感度两方面的问题。假若干扰不能完全消除，但也要使干扰减少到最小。如果一个 DSP 系统符合下面三个条件，则该系统是电磁兼容的。1 对其它系统不产生干扰。2 对其它系统的发射不敏感。3 对系统本身不产生干扰。干扰定义当干扰的能量使接收器处在不希望的状态时引起干扰。干扰的产生不是直接的（通过导体、公共阻抗耦合等）就是间接的
2、（通过串扰或辐射耦合）。电磁干扰的产生是通过导体和通过辐射。很多电磁发射源，如光照、继电器、DC 电机和日光灯都可引起干扰。AC 电源线、互连电缆、金属电缆和子系统的内部电路也都可能产生辐射或接收到不希望的信号。在高速数字电路中，时钟电路通常是宽带噪声的最大产生源。在快速 DSP 中，这些电路可产生高达 300MHz 的谐波失真，在系统中应该把它们去掉。在数字电路中，最容易受影响的是复位线、中断线和控制线。传导性 EMI一种最明显而往往被忽略的能引起电路中噪声的路径是经过导体。一条穿过噪声环境的导线可检拾噪声并把噪声送到另外电路引起干扰。设计人员必须避免导线捡拾噪声和在噪声产生引起干扰前，用去
3、耦办法除去噪声。最普通的例子是噪声通过电源线进入电路。若电源本身或连接到电源的其它电路是干扰源，则在电源线进入电路之前必须对其去耦。共阻抗耦合当来自两个不同电路的电流流经一个公共阻抗时就会产生共阻抗耦合。阻抗上的压降由两个电路决定。来自两个电路的地电流流经共地阻抗。电路 1 的地电位被地电流 2 调制。噪声信号或 DC 补偿经共地阻抗从电路 2 耦合到电路 1。辐射耦合经辐射的耦合通称串扰，串扰发生在电流流经导体时产生电磁场，而电磁场在邻近的导体中感应瞬态电流。辐射发射辐射发射有两种基本类型：差分模式（DM）和共模（CM）。共模辐射或单极天线辐射是由无意的压降引起的，它使电路中所有地连接抬高到
4、系统地电位之上。就电场大小而言，CM 辐射是比 DM 辐射更为严重的问题。为使 CM 辐射最小，必须用切合实际的设计使共模电流降到零。影响 EMC 的因数电压电源电压越高，意味着电压振幅越大而发射就更多，而低电源电压影响敏感度。频率高频产生更多的发射，周期性信号产生更多的发射。在高频数字系统中，当器件开关时产生电流尖峰信号；在模拟系统中，当负载电流变化时产生电流尖峰信号。接地对于电路设计没有比可靠和完美的电源系统更重要的事情。在所有 EMC 问题中，主要问题是不电子技术网适当的接地引起的。有三种信号接地方法：单点、多点和混合。在频率低于 1MHz 时可采用单点接地方法，但不适于高频。在高频应用
5、中，最好采用多点接地。混合接地是低频用单点接地而高频用多点接地的方法。地线布局是关键的。高频数字电路和低电平模拟电路的地回路绝对不能混合。PCB 设计适当的印刷电路板（PCB）布线对防止 EMI 是至关重要的。电源去耦当器件开关时，在电源线上会产生瞬态电流，必须衰减和滤掉这些瞬态电流来自高 di/dt 源的瞬态电流导致地和线迹“发射” 电压。高 di/dt 产生大范围高频电流，激励部件和缆线辐射。流经导线的电流变化和电感会导致压降，减小电感或电流随时间的变化可使该压降最小。降低噪声的技术防止干扰有三种方法：1 抑制源发射。 2 使耦合通路尽可能地无效。 3 使接收器对发射的敏感度尽量小。 下面
6、介绍板级降噪技术。板级降噪技术包括板结构、线路安排和滤波。板结构降噪技术包括：* 采用地和电源平板* 平板面积要大，以便为电源去耦提供低阻抗* 使表面导体最少* 采用窄线条（4 到 8 密耳）以增加高频阻尼和降低电容耦合* 分开数字、模拟、接收器、发送器地/电源线* 根据频率和类型分隔 PCB 上的电路* 不要切痕 PCB，切痕附近的线迹可能导致不希望的环路* 采用多层板密封电源和地板层之间的线迹* 避免大的开环板层结构* PCB 联接器接机壳地，这为防止电路边界处的辐射提供屏蔽* 采用多点接地使高频地阻抗低* 保持地引脚短于波长的 1/20,以防止辐射和保证低阻抗线路安排降噪技术包括用 45
7、。而不是 90。线迹转向，90。转向会增加电容并导致传输线特性阻抗变化* 保持相邻激励线迹之间的间距大于线迹的宽度以使串扰最小* 时钟信号环路面积应尽量小* 高速线路和时钟信号线要短和直接连接* 敏感的线迹不要与传输高电流快速开关转换信号的线迹并行* 不要有浮空数字输入，以防止不必要的开关转换和噪声产生* 避免在晶振和其它固有噪声电路下面有供电线迹* 相应的电源、地、信号和回路线迹要平行以消除噪声* 保持时钟线、总线和片使能与输入/输出线和连接器分隔* 路线时钟信号正交 I/O 信号* 为使串扰最小，线迹用直角交叉和散置地线* 保护关键线迹（用 4 密耳到 8 密耳线迹以使电感最小，路线紧靠地
8、板层，板层之间夹层结构，保护夹层的每一边都有地）滤波技术包括：* 对电源线和所有进入 PCB 的信号进行滤波电子技术网* 在 IC 的每一个点原引脚用高频低电感陶瓷电容（14MHz 用 0.1UF，超过 15MHz 用 0.01UF）进行去耦* 旁路模拟电路的所有电源供电和基准电压引脚* 旁路快速开关器件* 在器件引线处对电源/地去耦* 用多级滤波来衰减多频段电源噪声其它降噪设计技术有：* 把晶振安装嵌入到板上并接地* 在适当的地方加屏蔽* 用串联终端使谐振和传输反射最小，负载和线之间的阻抗失配会导致信号部分反射，反射包括瞬时扰动和过冲，这会产生很大的 EMI* 安排邻近地线紧靠信号线以便更有
9、效地阻止出现电场* 把去耦线驱动器和接收器适当地放置在紧靠实际的 I/O 接口处，这可降低到 PCB 其它电路的耦合，并使辐射和敏感度降低* 对有干扰的引线进行屏蔽和绞在一起以消除 PCB 上的相互耦合* 在感性负载上用箝位二极管EMC 是 DSP 系统设计所要考虑的重要问题，应采用适当的降噪技术使 DSP 系统符合 EMC 要求第二篇 PowerPCB 在印制电路板设计中的应用技术作者 :中国船舶工业总公司第七 0 七研究所 谷健印制电路板（PCB）是电子产品中电路元件和器件的支撑件。它提供电路元件和器件之间的电气连接。随着电子技术的飞速发展，PCB 的密度越来越高。PCB 设计的好坏对抗干
10、扰能力影响很大。实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子产品的可靠性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。因此，在设计印制电路板的时候，应注意采用正确的方法，遵守 PCB 设计的一般原则，并应符合抗干扰设计的要求。一、 PCB 设计的一般原则要使电子电路获得最佳性能，元器件的布局及导线的布设是很重要的。为了设计质量好、造价低的电子技术网PCB，应遵循以下的一般性原则：1.布局首先，要考虑 PCB 尺寸大小。PCB 尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易
11、受干扰。在确定 PCB 尺寸后，再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。在确定特殊元件的位置时要遵守以下原则：（1）尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。（2）某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。（3）重量超过 15g 的元器件，应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离
12、发热元件。（4）对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。（5）应留出印制板定位孔及固定支架所占用的位置。根据电路的功能单元。对电路的全部元器件进行布局时，要符合以下原则：（1）按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。（2）以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB 上。尽量减少和缩短各元器件之间的引线和连接。（3）在高频下工作的电路，要考虑元器件之间的分
13、布参数。一般电路应尽可能使元器件平行排列。这样，不但美观，而且装焊容易，易于批量生产。（4）位于电路板边缘的元器件，离电路板边缘一般不小于 2mm。电路板的最佳形状为矩形。长宽双为3:2 或 4:3。电路板面尺寸大于 200150mm 时，应考虑电路板所受的机械强度。2.布线布线的原则如下：（1）输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。（2）印制板导线的最小宽度主要由导线与绝缘基板间的粘附强度和流过它们的电流值决定。当铜箔厚度为 0.5mm、宽度为 115mm 时，通过 2A 的电流，温度不会高于 3。因此，导线宽度为 1.5mm 可满足要求。对于集成电路，尤其
14、是数字电路，通常选 0.020.3mm 导线宽度。当然，只要允许，还是尽可能用宽线，尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小于 58mil。（3）印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则，长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状。这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。3.焊盘焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径 D 一般不小于（d+1.2）mm，其中 d 为引线孔径
15、。对高密度的数字电路，焊盘最小直径可取(d+1.0)mm 。二、 PCB 及电路抗干扰措施印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就 PCB 抗干扰设计的几项常用措施做一电子技术网些说明。1.电源线设计根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。同时，使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。2.地线设计在电子产品设计中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子产品中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。在地线设计中应注意以下几点：（1）正确选择单点接地与多点接地
16、在低频电路中，信号的工作频率小于 1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地的方式。当信号工作频率大于 10MHz 时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在 110MHz 时，如果采用一点接地，其地线长度不应超过波长的 1/20，否则应采用多点接地法。（2）数字地与模拟地分开。电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量用栅格状大面积地箔。要尽量加大线性电路的接地面积。（3）接地线应尽量加粗。若接地线用很细的线条，则接地电位则随电流的变化而变化，致使电子产品的定时信号电平不稳，抗噪声性能降低。因此应将接地线尽量加粗，使它能通过三倍于印制电路板的允许电流。如有可能，接地线的宽度应大于 3mm。（4）接地线构成闭环路。设计
