《（建筑工程管理）EDA工程实践作业习题》由会员分享，可在线阅读，更多相关《（建筑工程管理）EDA工程实践作业习题（10页珍藏版）》请在金锄头文库上搜索。
1、EDA工程实践作业习题1.试述在系统编程的主要步骤。2.电路在设计之前为什么首先要建立工程，目的是什么？3.何谓层次化设计，它的优点是什么？4.菊花链下载软件的作用是什么？5.用逻辑输入法设计一个八进制加法器。6.用VHDL语言设计一串行数据检测器。 7.用混合输入法设计一交通指挥灯，红、黄、绿三盏灯依次点亮的时间间隔为红30秒，黄10秒，绿30秒，黄10秒，红30秒。输入时钟为20ns。8.设计一个60进制计数器，并写出测试向量。9.设计一个1101序列检测器。10.试设计一个数字钟，能显示年、月、日或切换显示时、分、秒，并能实现年、月、日和时、分、秒的校正。11.设计一个频率计。要求能够测
2、量1000Hz10Mz的信号频率。12. 按照下列要求设置一张电路图纸：图纸尺寸为A4号，水平放置，图纸标题栏采用标准型。13.在命令状态下，放大、缩小和刷新画面的快捷键分别是什么？14. 可见栅格、锁定栅格和电路栅格的作用分别是什么？如何对它们进行设定？15.怎样使一组图件同时实现两种排列和均匀分布？16. 简述原理图元件库绘图工具栏中各个按钮的作用，并指出与这些按钮相对应的菜单命令。17. 查看并熟练掌握如下常用元器件的封装。三极管：以TO-+数字封装，例如：TO-18。可变电阻：以VR+数字封装，例如：VR5。无极性电容：以RAD +数字封装，例如：RAD0.2。有极性电容：以RB. 数
3、字/.数字封装，例如：RB.4/.8。单列直插器件(即电路图中的连接器)：以SIP+数字封装，例如：SIP4。电阻类：以AXIAL+数字封装，例如：AXIAL0.3。二极管：DIODE +数字封装，例如：DIODE0.4。双列直插器件：以DIP+数字封装，例如：DIP14。晶振：XTAL1封装。电源引线：常用POWER+数字封装，例如：POWER4。TTL门电路、555定时器：常用双列直插器件封装。无极性电容：以RAD +数字 表示有极性电容：以RB.2/.4等等 表示单列直插器件(即电路图中的连接器)：以SIP +数字 表示电阻类：以AXIAL +数字 表示二极管：DIODE +数字 表示双
4、列直插器件：以DIP +数字晶振：XTAL1电源引线常用POWER+数字 表示TTL门电路、555定时器，常用双列直插器件封装存储器实验与实践1、FPGA中LPM_ROM配置与读出实验一实验目的1、掌握FPGA中lpm_ROM的设置，作为只读存储器ROM的工作特性和配置方法。2、用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于lpm_ROM中；3、在初始化存储器编辑窗口编辑mif文件配置ROM； 4、验证FPGA中mega_lpm_ROM的功能。二实验原理ALTERA的FPGA中有许多可调用的LPM (Library Parameterized Modules)参数化
5、的模块库，可构成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。CPU中的重要部件，如RAM、ROM可直接调用他们构成，因此在FPGA中利用嵌入式阵列块EAB可以构成各种结构的存储器，lpm_ROM是其中的一种。lpm_ROM有5组信号：地址信号address 、数据信号q 、时钟信号inclock、outclock、允许信号memenable，其参数都是可以设定的。由于ROM是只读存储器，所以它的数据口是单向的输出端口，ROM中的数据是在对FPGA现场配置时，通过配置文件一起写入存储单元的。图2-1-1中的lpm_ROM有3组信号：inclk输入时
6、钟脉冲；q23.0lpm_ROM的24位数据输出端；a5.0lpm_ROM的6位读出地址。实验中主要应掌握以下三方面的内容：（1）lpm_ROM的参数设置； （2）lpm_ROM中数据的写入，即LPM_FILE初始化文件的编写；（3）lpm_ROM的实际应用，在GW48_CPP实验台上的调试方法。三实验步骤（1）用图形编辑Graphic Editer，进入max2libmega_lpm元件库，调用lpm_rom元件，设置地址总线宽度address和数据总线宽度q，分别为6位和24位,并添加输入输出引脚，如图2-1-1设置和连接。（2）在设置lpm_rom数据参数选择项lpm_file的对应窗口
7、中，用键盘输入lpm_ROM配置文件的路径。(3)用初始化存储器编辑窗口编辑lpm_ROM配置文件（文件名.mif）。原理图输入完成后，打开仿真器窗口Simulator，选择Initialize菜单中的Initialize Memory 选项，并在此编辑窗口中完成ROM数据的编辑，然后按Export File键，将文件以mif后缀存盘，文件名如图2-1-1所示是rom_a.mif。（4）编译顶层工程原理图文件（文件名.gdf）。rom_a.mif中的数据恰好是后面要用的微指令码（5）下载SOF文件至FPGA，改变lpm_ROM的地址a5.0，外加读脉冲，通过实验台上的数码管比较读出的数据是否与
8、初始化数据一致。注，验证程序文件在LPM_ROM_DEMO4目录，工程名是2lpm_rom.gdf，下载2lpm_rom.sof至实验台上的FPGA，选择实验电路模式仍为NO.0，24位数据输出由数码8至数码3显示，6位地址由键2、键1输入，键1负责低4位，时钟CLK由键8控制。发光管8至1显示输入的6位地址值。图2-1-1 lpm_ROM的结构图四实验要求(1)实验前认真复习LPM-ROM存储器部分的有关内容。 (2)记录实验数据，写出实验报告，给出仿真波形图。 (3)通过本实验，对FPGA中EAB构成的LPM-ROM存储器有何认识，有什么收获？图2-1-2 lpm_ROM的配置五思考题（1
9、）如何在图形编辑窗口中设计LPM-ROM存储器？怎样设计地址宽度和数据线的宽度？怎样导入LPM-ROM的设计参数文件和存储LPM-ROM的设计参数文件？（2）怎样对LPM-ROM的设计参数文件进行软件仿真测试？（3）怎样在GW48实验台上对LPM-ROM进行测试？（4）学习LPM-ROM用VHDL语言的文本设计方法（顶层文件用VHDL表达）。 （5）了解LPM-ROM存储器占用FPGA中EAB资源的情况。 2LPM_RAM_DP双端口RAM实验一实验目的1、了解FPGA中双口lpm_ram_dp的功能， 2、掌握lpm_ram_dp的参数设置和使用方法，3、掌握lpm_ram_dp作为随机存储
10、器RAM的工作特性和读写方法。二实验原理在FPGA中利用嵌入式阵列块EAB可以构成存储器，lpm_ram_dp的结构如图2-2-1。数据从ram_dp的左边D7.0输入，从右边Q7.0输出，R/W为读/写控制信号端。数据的写入：当输入数据和地址准备好以后，在CLK信号上升沿到来时，数据写入存储单元。数据的读出：从A7.0输入存储单元地址，在CLK信号上升沿到来时，该单元数据从Q7.0输出。为了便于使用实验台上的键盘输入数据，在lpm_ram_dp与键盘之间加了4个计数器，按一次键计数器加1，计数值由按键上方对应的数码管显示。R/W读/写控制端，高电平时进行读操作，低电平时进行写操作；CLK读/
11、写时钟脉冲； DATA7.0RAM-dp的8位数据输入端；A7.0RAM的读出和写入地址； Q7.0RAM-dp的8位数据输出端。三实验步骤（1）按图2-2-2输入电路图。并进行编译、引脚锁定、FPGA配置。（2）通过键1、键2输入RAM的8位数据（选择实验电路模式1），键3、键4输入存储器的8位地址。键8控制读/写，高电平时读允许，低电平时写允许；键7（CLK0）产生读/写时钟脉冲，即生成读地址和写地址锁存脉冲。对lpm_ram_dp进行写/读操作。（3）在simulator窗口下，用Initialize Memory生成mif初始化数据，下载后进入RAM作为初始数据。注，验证程序文件在DE
12、MO5_lpm_ram目录，工程名是ram_dp1.gdf，下载ram_dp1.sof至实验台上的FPGA，选择实验电路模式为NO.1，按以上方式首先进行验证实验。首先控制读出初始化数据，与载入的初始化文件ram_dp1.mif中的数据进行比较，然后控制写入一些数据，再读出比较。四实验要求(1)实验前认真复习运算器和存储器部分的有关内容；(2)写出实验报告。五思考题与实验题（1）如何在图形编辑窗口中设计lpm_ram_dp存储器？怎样设定地址宽度和数据线的宽度？设计一数据宽度为6，地址线宽度为7的RAM，仿真检验其功能，并在FPGA上进行硬件测试。（2）怎样在simulator窗口下，用Ini
13、tialize Memory 功能对lpm_ram_dp数据初始化，如何导入和存储lpm_ram_dp参数文件？生成一个mif文件，并导入以上的RAM中。（3）怎样对lpm_ram_dp设计参数文件进行软件仿真测试？（4）使用VHDL文件作为顶层文件，学习lpm_ram_dp的VHDL语言的文本设计方法。（5）了解lpm_ram_dp存储器占用FPGA中EAB资源的情况。（6）lpm_ram_dp存储器在CPU中有何作用？图2-2-1 lpm_ram_dp的结构图图2-2-2 lpm_ram_dp实验电路图3 FIFO读/写实验一实验目的1、掌握FPGA中先进先出存储器lpm_fifo的功能，
14、工作特性和读写方法。2、了解FPGA中lpm_fifo的功能，掌握lpm_fifo的参数设置和使用方法，3、掌握lpm_fifo作为先进先出存储器FIFO的工作特性和读写方法。二实验原理FIFO（First In First Out）是一种存储电路，用来存储、缓冲在两个异步时钟之间的数据传输。使用异步FIFO可以在两个不同时钟系统之间快速而方便地实时传输数据。在网络接口、图像处理、CPU设计等方面，FIFO具有广泛的应用。在FPGA中利用嵌入式阵列块EAB可以构成存储器，lpm_fifo的结构如图2-3-1所示。图2-3-1 lpm_fifo的实验结构图WR 写控制端，高电平时进行写操作； R
15、D 读控制端，高电平时进行读操作；CLK 读/写时钟脉冲； CLR FIFO中数据异步清零信号；D 7.0 lpm_fifo的8位数据输入端； Q7.0 lpm_fifo的8位数据输出端;U7.0 表示lpm_fifo已经使用的地址空间。图2-3-2 lpm_fifo的仿真波形图三实验步骤1编辑输入lpm_fifo实验电路（双击原理图2-3-1的FIFO元件，可进入该元件的编辑窗）。2将编译通过的文件下载到GW-48CPP实验台，实验台选择工作模式NO.0；3通过实验台上的KEY1、KEY2输入数据，键3控制写允许WR、键4控制读允许RD、键7控制数据清0、键8输入CLK信号，首先将数据写入LPM-FIFO。 4在RD、CLK信号作用下，读出LPM-FIFO中数据，再读出比较，并观察U7.0的变化。注，验证程序文件在DEMO6_
