DDR3基础知识介绍

《DDR3基础知识介绍》由会员分享，可在线阅读，更多相关《DDR3基础知识介绍（16页珍藏版）》请在金锄头文库上搜索。

1、2016/4/121P-1DDR32015/10/28P-2DDRDDRDDRDDR相關概念相關概念相關概念相關概念DDRDDRDDRDDR容量計算容量計算容量計算容量計算DDRDDRDDRDDR工作原理工作原理工作原理工作原理DDRDDRDDRDDR- - - -EAEAEAEADDR3DDR3DDR3DDR3與與與與DDR4DDR4DDR4DDR4DDRDDRDDRDDR- - - -SPDSPDSPDSPD目目目目 錄錄錄錄2016/4/122P-3DDRDDRDDRDDR相關概念相關概念相關概念相關概念? DDRDDRDDRDDR應該叫DDR SDRAM,是Double Data Ra

2、te SDRAM(synchronous dynamic random access memory,同步動態隨機記憶體)的縮寫,Double Data Rate雙倍速率同步動態隨機記憶體,同步是指其時鐘頻率與CPU前端匯流排的系統時鐘頻率相同,動態是指存儲陣列需要不斷刷新來保證資料不丟失,隨機是指數據可隨機存儲和訪問.P-4DDRDDRDDRDDR相關概念相關概念相關概念相關概念DDR差分时钟的作用:CK 反相的CK#保证触发时机的准确性2016/4/123P-5DDRDDRDDRDDR相關概念相關概念相關概念相關概念1 2 3 4 5 6 7 8 90 1. 內存總容量2. 此内存的Rank

3、数3. 此内存中使用芯片的位宽(每颗芯片有8 DQ lines )4. VDD電壓5. 帶寬(MB/s)6. DDR 的類型7. CL最大值8. SPD版本9. 參考設計文件0. 內存設計版本P-6DDRDDRDDRDDR容量計算容量計算容量計算容量計算? 邏輯邏輯邏輯邏輯BANKBANKBANKBANK(Logical Bank,簡稱 L-Bank),SDRAM 的內部是一個存儲陣列.陣列就如同表格一樣,將數據“填”進去.只要指定一个行(Row),再指定一个列(Column),就可以准确地定位到某个单元,單一的L-Bank將會造成非常嚴重的定址衝突,大幅降低記憶體效率,所以SDRAM 芯片內

4、部分割成多個L-Bank.Spec 中会标记Bank的数量和行列的地址线数量(SPD中也有)Spec中会有如下表示,就说明每个单元格中的数据为8bit.2016/4/124P-7DDRDDRDDRDDR容量計算容量計算容量計算容量計算? 芯片位寬芯片位寬芯片位寬芯片位寬内存芯片一次传输的数据就是芯片位宽(單位bit).也就是指芯片的Data line的数量. DDR3位宽有4bit ;8bit ;16bit CPU 同样也有自己的位宽,如今CPU的位宽为64bit,? RANK(RANK(RANK(RANK(也被称为也被称为也被称为也被称为Physical Bank,Physical Bank

5、,Physical Bank,Physical Bank,簡稱簡稱簡稱簡稱P P P P- - - -BankBankBankBank) ) ) )Rank 是一組芯片的集合,但這個集合的芯片位寬必須與CPU 數據位寬相符.SDRAM 芯片位宽最高也就是16bit,常见的则是8bit.所以,为组成Rank所需的位宽,就需要多颗芯片并联工作.對於位寬為64bit 的CPU,16bit內存芯片,需要4 颗（416bit=64bit）.对于8bit 芯片,则就需要8 颗.CPU64bit內存芯片1內存芯片2內存芯片3內存芯片416bit16bit16bit16bitRankP-8DDRDDRDDRD

6、DR容量計算容量計算容量計算容量計算一个L-bank的總单元数= 2?x 2?= 67108864 (即64M).1芯片总单元数=8L-Banks 64M =512M.1芯片容量=512M units 8bits = 4096M bits.8顆芯片总字节数=4096Mbits*8/8= 4096M Bytes=4GB2016/4/125P-9DDRDDRDDRDDR工作原理工作原理工作原理工作原理数据由I/O总线输出数据输入寄存器中再次读取由S-AMP 发出存储电容充电完成芯片初始化片选/L-bank 选址/行地址列地址/读写命令读写P-10DDRDDRDDRDDR工作原理工作原理工作原理工作

7、原理? 芯片初始化充电/刷新/模式寄存器(MR，Mode Register)的设置，简称MRS? 片选/L-bank 选址/行地址tRCDtRCDtRCDtRCD:行选址到列选址会有一个时间差:RAS to CAS Delay (RAS 行有效至CAS列有效的延迟),发送读写命时与有效命时间间隔,通过主板BIOS 经过桥芯片进调整,但能超过厂商的预定范围.单位:时钟周期,具体时间与频率有关.2016/4/126P-11DDRDDRDDRDDR工作原理工作原理工作原理工作原理CL(CAS LatencyCL(CAS LatencyCL(CAS LatencyCL(CAS Latency，CAS

8、CAS CAS CAS 潜伏期潜伏期潜伏期潜伏期): ): ): ):CAS 与读取命发出到第一笔数据输出的这段时间,被定义为CL 的单位与tRCD一样,为时钟周期数,可用BIOS在MRS阶段设置,也需在spec 范围内.? 列地址/读写命令行地址选通RAS#无效/列地址选通CAS#有效WE#信号用于实现读与写.WE#无效时,读取命.? 读数据选取脉冲(DQS)是DDR SDRAM 中的重要功能,它的功能主要用来在一个时钟周期内准确的区分出每个传输周期,并于接收方准确接收数据. 在写入时它用来传送由桥发来的,读取时,则由芯片生成DQS 向桥发送.完全可以说,它就是数据的同步信号.P-12DDR

9、DDRDDRDDR工作原理工作原理工作原理工作原理? 写在发出写入命后,DQS 与写入数据要等一段时间才会送达,这个周期被称为DQS 相对于写入命的延迟时间(tDQSS, WRITE Command to the first corresponding rising edge of DQS)突发(Burst)是指在同一中相邻的存储单元连续进数据传输的方式，连续传输所涉及到存储单元()的数就是突发长(Burst Lengths，简称BL) ,Spec 中标识如下:2016/4/127P-13DDRDDRDDRDDR工作原理工作原理工作原理工作原理? 8bit pre-fetch 技术之前SDRA

10、M的位宽与每个周期传的数据位相等DDR1是2n pre-fetchDDR2是4n pre-fetchDDR3是8n pre-fetchn:芯片位宽I/O 缓冲器FIFO 复用器DQ port内部数据线并行改串行一个核心周期内一根数据线的传输数据1bit4bit8bitPC3L-12800DDR3L 16008bit pre-fetch数据数率:1600Mhz缓冲器工作频率:800Mhz核心频率:200MhzP-14DDRDDRDDRDDR工作原理工作原理工作原理工作原理14108 BankMR时钟行/列有效片选写有效RST行/列地址Bank 地址648DQ7:02016/4/128P-15DD

11、RDDRDDRDDR- - - -EAEAEAEA? CLK EA测试表SignalInput crossing voltage Vix(ac)Input Differential Voltage Vid(AC)Jitter (ps)VddqSpec.0.54V 0.81V -0.4V min1.75V max-70ps70ps1.2831.45VCLKP0/CLKN0 0.597/0.7230.090/0.117 1.224/1.226 -48.091/39.909-29.465/27.2731.348SignalPositive Duty Cycle(%)Negative Duty Cyc

12、le(%)Slew Rate (V/ns)Half PeriodCycle TimeSpec.47%53%47%53%Rising 2V/nSFalling 2V/nS0.6250.750ns min.1.2501.500ns minCLKP0/CLKN0 50.18/50.2649.82/49.74 5.1495.150.626/0.6261.252/1.252Input Differential Voltage Vid(AC):此对差分信号电压的最大值与最小值.Vddq: Supply voltage for output.Positive/Negative Duty Cycle(%):正

13、/负占空比Half Period:半周期Cycle Time:周期P-16DDRDDRDDRDDR- - - -EAEAEAEA? CLK EA测试表1.Vix 定义:差分输入交叉点电压相对于VDD/2 之间的电压差.2.Jitter 定义:Period Jitter是多个周期内对时钟周期的变化进行统计与测量的结果.2016/4/129P-17DDRDDRDDRDDR- - - -EAEAEAEA? CLK EA测试表3. Slew Rate (V/ns):单位时间内(这里是指1ns),上升或下降的电压值.P-18DDRDDRDDRDDR- - - -EAEAEAEANameSpec.Vmax

14、.(v)Rising slew rate (0.925v 0.75v)Vmin.(v)Falling slew rate (0.75v 0.575v)Vih(Ringback)Vil(Ringback)Setup TimeHold Time1.75V max1 V/nsmin.-0.4V min1 V/nsmin.0.835V min.0.515V max.0.060ns min.0.130ns min.A01.080 1.794 0.312 1.802 1.004 0.368 0.580 0.470 CS#01.096 1.982 0.280 1.809 0.917 0.365 0.660

15、0.450 RAS#1.000 1.212 0.352 1.205 0.901 0.397 0.680 0.370 CAS#1.072 1.941 0.288 1.645 1.005 0.337 0.570 0.500 WE#1.088 1.891 0.280 1.607 1.017 0.345 0.510 0.590 CKE01.064 1.971 0.320 1.795 0.869 0.445 0.520 0.500 BS#01.048 1.884 0.288 1.648 0.990 0.286 0.470 0.560 BS#11.032 1.884 0.296 1.860 1.002 0

16、.358 0.450 0.570 ? 寻址EA测试表2016/4/1210P-19DDRDDRDDRDDR- - - -EAEAEAEA? 寻址EA测试表1.Vih /Vil (Ringback)VihVilP-20DDRDDRDDRDDR- - - -EAEAEAEA? 寻址EA测试表2. Setup/Hold Time:建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间.保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间.2016/4/1211P-21DDRDDRDDRDDR- - - -EAEAEAEA? Data测试表NameSpec.Vmax.(v)Risin

17、g Slew Rate (V/ns)Vmin(v)Falling Slew Rate (V/ns)Setup TimeHold Time1.75V max2 V/nsmin.-0.4V min2 V/nsmin.AC (135mV)DC (90mV)M_A_DQSP3/M_A_DQSN30.987/0.957 2.703/2.567 0.363/00.362 2.967/2.164 Be referenceNameSpec1.75V max1 V/nsmin.-0.4Vmin.1 V/nsmin.25psmin.55 psmin.M_A_DQ31Data High1.240 3.055 0.0

18、72 3.147 120.000 170.000 Data Low100.000 200.000 P-22DDR3DDR3DDR3DDR3與與與與DDR4DDR4DDR4DDR4说明DDR3DDR4优势芯片密度芯片密度芯片密度芯片密度512Mb-8Gb4Gb-16Gb更大的DIMM 容量数据速率数据速率数据速率数据速率800Mb/s 2133Mb/s1600Mb/s 3200Mb/s迁移至更高速度I/O迁移至更高速度I/O 1.5V预计为1.2V降低内存功耗需求低电压标准是（DDR3L 为1.35V）预计为1.1V内存功耗降低内部内部内部内部BANKBANKBANKBANK区区区区816更多B

19、ANK区BANKBANKBANKBANK组组组组 ( ( ( (BG)BG)BG)BG)04更快地突发访问VREF 输入2 DQ 和CMD/ADDR1 CMD/ADDRVREFDQ 现在内部tCK DLL 启用启用启用启用300MHz 800MHz667MHz 1.6GHz更高数据速率tCK DLL 禁用10MHz 125MHz（可选）未定义至125MHz现在完全支持DLL-off读取延迟AL + CLAL + CL扩展值写入延迟AL + CWLAL + CWL扩展值DQ 驱动程序(ALT)4048 适用于PtP 应用程序DQ 总线SSTL15POD12减少I/O 噪音和功耗RTT 值（单位）

20、120, 60, 40, 30, 20240, 120, 80, 60, 48, 40, 34支持更高的数据速率RTT 不允许读取突发读取突发期间禁用易于使用ODT 模式标称、动态标称、动态、静态Addl 控制模式；OTF 值更改ODT 控制控制控制控制需要ODT 信号不需要ODT 信号简化ODT 控制；允许非ODT 路由、PtP 应用程序多功能寄存器四个寄存器 1 个已定义、3 个RFU四个寄存器 3 个已定义、1 个RFU提供其他特性读数DIMM 类型RDIMM、LRDIMM、UDIMM、SODIMMRDIMM、LRDIMM, UDIMM、SODIMMDIMM 金手指240（R、LR、U）

21、；204 (SODIMM)288（R、LR、U）；260 (SODIMM)RASECCCRC、奇偶、可寻址、GDM更多RAS 功能；改进的数据完整性2016/4/1212P-23DDR3DDR3DDR3DDR3與與與與DDR4DDR4DDR4DDR41.容量增加的原因:3DS（3-Dimensional Stack，三维堆叠）技术, 在散热和工艺的允许下,堆叠封装能够大大实现产品小型化.在DDR4上,堆叠封装主要用TSV硅穿孔的形式来实现.单条内存的容量最大可以达到目前产品的8倍之多.2.帶寬:内存总线所能提供的数据传输能力(MB/s).帶寬=數據數率x總線位寬(64bit)/84GB 1Rx

22、8 PC3L-12800128001280012800S-11-13-B3 4GB 1Rx8 512M x 64-Bit DDR3L-1600160016001600 CL11 204-Pin SODIMMP-24DDR3DDR3DDR3DDR3與與與與DDR4DDR4DDR4DDR43.芯片区组 (BG)DDR3 1颗内存芯片Bank 数量一般为8, DDR4 有16 Bank(X4/8)和8Bank(X16).现在将4个Bank组成一个Group,每个Bank Group可以独立读写数据,这样一来内部的数据吞吐量大幅度提升,可以同时读取大量的数据.2016/4/1213P-25DDR3DD

23、R3DDR3DDR3與與與與DDR4DDR4DDR4DDR44.延迟锁定回(DLL)DDR SDRAM 有两个时钟,一个是外部的总线时钟,一个是内部的工作时钟,在论上DDR SDRAM 这两个时钟应该是同步的,需要根据外部时钟动态修正内部时钟的延迟来实现与外部时钟的同步,这就是DLL 的任务.5.片内终结（ODT，On-Die Termination）所谓的终结,就是让信号被电的终端被吸收掉,而会在电上形成反射,主要由一排终结电阻构成,可有效減小反射/信噪比, ODT 就是将电阻移植到芯片内部.时钟频测法CFM时钟比较法CCP-26DDRDDRDDRDDR- - - -SPDSPDSPDSPD

24、SPD : Serial Presence Detect,内存内部讯号检测装置2016/4/1214P-27DDRDDRDDRDDR- - - -SPDSPDSPDSPDByte NumberByte NumberByte NumberByte Number Function DescribedFunction DescribedFunction DescribedFunction DescribedNotesNotesNotesNotes0Number of Serial PD Bytes Written / SPD Device Size / CRC Coverage可用字节/SPD设备的

25、大小/ CRC覆盖1,21SPD Revision SPD 版本2Key Byte / DRAM Device Type SPD的类型3Key Byte / Module Type 此DIMM的类型4SDRAM Density and Banks SDRAM的容量和bank数35SDRAM Addressing SDRAM bank 行列地址线数量36Module Nominal Voltage, VDD 供电电压7Module Organization 位宽数和rank数38Module Memory Bus Width 总线位宽及是否延生9Fine Timebase (FTB) Divid

26、end / Divisor 10Medium Timebase (MTB) Dividend11Medium Timebase (MTB) Divisor12SDRAM Minimum Cycle Time (tCKmin) 最小周期313Reserved14CAS Latencies Supported, Least Significant Byte CAS潜伏时间的support 范围(数字较多2byte) 315CAS Latencies Supported, Most Significant Byte3P-28DDRDDRDDRDDR- - - -SPDSPDSPDSPDByte Nu

27、mberByte NumberByte NumberByte Number Function DescribedFunction DescribedFunction DescribedFunction DescribedNotesNotesNotesNotes16Minimum CAS Latency Time (tAAmin) 最小CL时间317Minimum Write Recovery Time (tWRmin) 最小写入校正时间318Minimum RAS# to CAS# Delay Time (tRCDmin) 最小行列选通间隔时间319Minimum Row Active to

28、Row Active Delay Time (tRRDmin)320Minimum Row Precharge Delay Time (tRPmin) 最小预充电有效周期321Upper Nibbles for tRAS and tRC322Minimum Active to Precharge Delay Time (tRASmin), Least Significant Byte 323Minimum Active to Active/Refresh Delay Time (tRCmin), Least Significant Byte 324Minimum Refresh Recover

29、y Delay Time (tRFCmin), Least Significant Byte 325Minimum Refresh Recovery Delay Time (tRFCmin), Most Significant Byte 326Minimum Internal Write to Read Command Delay Time (tWTRmin) 写到读命令的最小delay时间327Minimum Internal Read to Precharge Command Delay Time (tRTPmin) 读到充电的最小delay时间328Upper Nibble for tF

30、AW329Minimum Four Activate Window Delay Time (tFAWmin) 330SDRAM Optional Features 选择SDRAM DDLRZQ/7 RZQ/6 等功能特性331SDRAM Thermal and Refresh Options 选择温度和刷新功能32016/4/1215P-29DDRDDRDDRDDR- - - -SPDSPDSPDSPDByte NumberByte NumberByte NumberByte NumberFunction DescribedFunction DescribedFunction Describe

31、dFunction DescribedNotesNotesNotesNotes32Module Thermal Sensor 是否包含thermal sensor33SDRAM Device Type 是否为标准SDRAM Device34Fine Offset for SDRAM Minimum Cycle Time (tCKmin) 最佳设置周期35Fine Offset for Minimum CAS Latency Time (tAAmin) 最佳CL 时间36Fine Offset for Minimum RAS# to CAS# Delay Time (tRCDmin) 37Fin

32、e Offset for Minimum Row Precharge Delay Time (tRPmin)38Fine Offset for Minimum Active to Active/Refresh Delay Time (tRCmin)39 59Reserved, General Section60 116Module Type Specific Section, Indexed by Key Byte 117 118Module ID: Module Manufacturers JEDEC ID Code 厂商ID119Module ID: Module Manufacturin

33、g Location (厂商使用 )厂商地址120 121Module ID: Module Manufacturing Date 生产日期122 125Module ID: Module Serial Number 生产序列号126 127Cyclical Redundancy Code 周期冗余code128 145Module Part Number P/N4146 147Module Revision Code 版本4148 149DRAM Manufacturers JEDEC ID Code DRAM的厂商ID4150 175Manufacturers Specific Data

34、厂商可添加信息项4176 255Open for customer use 为客户开放P-30DDRDDRDDRDDR- - - -SPDSPDSPDSPD? 注1.SPD字节数通常为128或176字节。2. SPD 设备的容量为 256 bytes.3. 参考DDR3 SDRAM 数据表.4. 根据JEDEC spec 可选择使用.JEDEC即固态技术协会是微电子产业的领导标准机构.2016/4/1216P-31DDRDDRDDRDDR- - - -SPDSPDSPDSPD? 字节0 :Number of Serial PD Bytes Written / SPD Device Size / CRC Coverage可用字节/SPD设备的大小/ CRC覆盖该字节的前四位是代表这颗IC的总容量大小,为IC厂商制定.64位描述了SPD数据的总大小。位7表示唯一的模块识别（字节117125中找到）是否属于所述循环冗余码校验(编码在字节126和127)。P-32THANK YOU!