基于TPC_USB实验系统的时钟系统设计方案

《基于TPC_USB实验系统的时钟系统设计方案》由会员分享，可在线阅读，更多相关《基于TPC_USB实验系统的时钟系统设计方案（26页珍藏版）》请在金锄头文库上搜索。

1、基于基于 TPC USBTPC USB 实验系统的时钟系统设计方案实验系统的时钟系统设计方案 第一部分第一部分 概论概论 随着计算机使用的日益普及 计算机已成为了人们日常生活中不可分割的一部分 而时 钟 不仅早已是人们日常生活的必需品 更是计算机系统核心运行中作为中流砥柱的其中一部 分 这点在分时操作系统中尤为体现 微机系统常需要为处理机和外设提供时间标记 或对外部事件进行技术 例如系统的程 序切换 向外设定是周期性地输出控制信号 外部事件发生次数达到规定值后产生中断 以及 统计外部事件发生的次数等 因此 需要解决系统的定时问题 定时的本质就是计数 只要把若干小片计时单元累加起来 就可获得一段

2、时间 而微机 系统中的定时分为两类 一类是计算机本身运行的时间基准 内部定时 是计算机每种操作 按照严格的时间节拍执行 另一类是外部设备实现某种功能时 在外设与 CPU 之间 或外设与 外设之间的时间配合 外部定时 前者 已由 CPU 硬件结构确定 有固定的时许关系 无法 修改 后者 由于外设或被控对象的任务不同 功能各异 没有一定的模式 需要用户自己设 定 而用户在考虑外设和 CPU 连接时 不能脱离计算机的定时要求 应以计算机的时序关系作 为一句 设计外部定时机构 以满足计算机的时序要求 进行时序配合 至于在一个过程控制 中 用户可以按照各个控制对象的性质和规律独立进行设计各自的定时关系

3、本文基于 TPC USB 试验系统 通过可编程计数 定时器 8253 可编程并行 I O 接口 8255A 及 LED 七段显示器进行具有可取当前系统时间 可自定义时间并运行及显示功能的时钟系统设 计 经实验验证 该设计方案是完全可行的 第二部分第二部分 硬件设计硬件设计 1 1 硬件基础硬件基础 1 11 1 TPC USBTPC USB 实验系统简介实验系统简介 TPC USB 通用微机接口实验系统是清华大学计算机系研制 清华大学科教仪器厂生产的学 生实验系统 该系统由一块 USB 总线接口模块 一个扩展实验台及软件集成实验环境组成 USB 总线接口模块直接通过 USB 总线电缆与 PC

4、机相连 模块与实验台之间由一条 50 芯扁平电 缆连接 1 50 芯总线信号插座及总线信号插孔 50 芯总线信号插座在实验台左上方 总线插座信号安排如上表 各总线信号采用 自 锁紧 插孔在标有 总线 的区域引出 有数据线 D0 D7 地址线 A19 A0 I O 读写信号 IOR IOW 存储器读写信号 MEMR MEMW 中断请求 IRQ DMA 申请 DRQ DMA 回答 DACK AEN 等 2 时钟电路 如下图所示 输出 1MHZ 2MHZ 两种信号 供定时器 计数器 A D 转换器 串行接口实验 使用 2 2 硬件设计硬件设计 2 12 1 基于基于 TPC USBTPC USB 实

5、验系统总线与时钟系统的连接实验系统总线与时钟系统的连接 基于 TPC USB 实验系统总线与时钟系统的连接入下图 2 1 图图 2 12 1 系统连接框图 系统连接框图 1 如图 2 1 所示 频率为 1MHZ 的脉冲输入经过 8253 通道 0 的 CLK1 变成频率为 100HZ 的方 波由 OUT0 输入 再将 OUT0 输出的脉冲由 CLK1 输送给 8253 的通道 1 最后由 OUT1 输出 1 个每 秒产生一个长度为 1 100 秒长度的低电平的脉冲信号 再将这个信号经过反相输入到 TPC USB 实验系统的中断口 IRQ3 从而实现每秒送出一个中断信号给 CPU CPU 实现计

6、时功能 CPU 经由 8255 芯片将时间信息输送到 7 段数码管显示 2 主要信号线连接论述 D0 D7 TPC USB 实验系统上的 D0 D7 是 8088 上的数据线 用来传送数据 而 8255 8253 是 I O 芯片 它们的数据线是用于 CPU 与芯片间传送数据的 因此可以把 8255 8253 上 的数据线直接与 TPC USB 实验系统上的 D0 D7 相连 RD 与 WR 8255 8253 芯片对于 CPU 来说是 I O 设备 要使 8255 8253 芯片上的 RD 和 WR 信号有效 必须使 CPU 的 I O 与 WR RD 同时有效 而 PC XT 总线上的 I

7、OR 和 IOW 是 I O 读和 I O 写 所以只要把 8255 8253 芯片上的 WR RD 分别与 PC XT 总线上的 IOR 和 IOW 直接相连就可以了 当 CPU 执行外设写操作时 WR 有效 当 CPU 执行外设读操作时 RD 有效 CLK TPC USB 实验系统上提供了 1MHZ 和 2MHZ 的时钟 因此 只需把 TPC USB 系统板上 的 1MHZ 直接连接到 8253 的 CLK0 信号 A0 A1 A0 A1 是 8255 8253 芯片的控制 与端口选择 分时复用 用来区分当前读 写 的是控制端口还是其他端口 8255 为 A B C 口地址 8253 则为

8、选择 3 个通道中的一个 将 A0 A1 直接与 8255 8253 芯片相连 通过改变 A0 A1 的值可以实现片内选 8253 芯片 8255 芯片 PA0 PA6 PA0 PA6 是 8255 端口 A 的口 与 7 段数码管的 a g 直接相连 输送时间信息 PC0 PC1 PC0 PC1 是 8255 端口 C 的口 与 7 段数码管的 s1 s2 直接相连 其中 s1 s2 是 7 段数码管的端口 系统通过 C 口输送信息到 s1 s2 选通数码管工作 GATE0 GATE1 门控输入信号 控制计数器工作 允许 禁止计数 启动 停止计数 可分成电平控制和上升沿控制两种类型 用于系统

9、要求门控信号总为高 因此直接与 5V 相 连 CLK1 OUT0 由于系统要求获得 1HZ 的中断频率 TPC USB 只能提供 1MHZ 的脉冲信号 而 8253 的初始字最大为 65563 不能满足要求 因此需把 1MHZ 的脉冲信号降频来满足 8253 对 输入频率的要求 因此先将 1MHZ 经过 8253 通道 0 降频后由 OUT0 输出到通道 1 的 CLK1 因 此直接将 CLK1 连接到 OUT0 上 OUT1 非门 由 8253 通道 1 产生的 1MHZ 的脉冲信号通过中断 IRQ3 引起系统中断程序实现 时钟功能 IRQ3 当有高电平时就向 CPU 发出个中断请求 而通道

10、 1 产生的脉冲信号为每 秒由 OUT1 发出个长度为 0 01 秒的低电平 因此需要通过非门将信号转换成高电平 2 22 2 可编程计数可编程计数 定时器定时器 82538253 2 2 12 2 1 82538253 主要特性主要特性 有 3 个独立的 16 位计数器 定时器 即 3 个独立通道 每个计数器有 6 种工作方式 按二进制或十进制 BCD 码 计数 计数脉冲可以是系统脉冲 也可以是外部事件 触发方式可以是软禁啊出发或硬件触发 2 2 22 2 2 82538253 的内部结构和引脚的内部结构和引脚 8253 为 24 脚 双列直插式芯片 其引脚排列与内部结构如图所示 和 825

11、5A 一样 其内 部有一个三态数据缓冲器 以保证未选中时内部数据线和系统数据总线是 脱开 的 三个计 数器在使用时是独立的 每一个计数器对外有三个引脚 CLK 为计数脉冲输入 GATE 为门控信 号 允许 禁止计数 OUT 为输出信号 每一个计数器占用一个 I O 端口地址 加上控制字 口 一片 8253 共占用 4 个 I O 端口地址 和 8255A 一样 8253 也设置了两个用于端口寻址 的引脚 A1 和 A0 这两个信号与片选信号 CPu 读 写信号相配合 实现对 8253 内部端口的操 作 CLK 时钟输入信号 在计数过程中 此引脚上每输入一个时钟信号 下降沿 计数器的计 数值减

12、1 GATE 门控输入信号 控制计数器工作 允许 禁止计数 启动 停止计数 可分成电平控制 和上升沿控制两种类型 OUT 计数器输出信号 当一次计数过程结束 计数值减为 0 OUT 引脚上将产生一个输出信 号 2 2 32 2 3 82538253 的工作方式的工作方式 8253 共有 6 种工作方式 下面分别说明每一种方式的要点 2 2 3 12 2 3 1 方式方式 0 0 计数到终点输出变为高电平计数到终点输出变为高电平 当将某计数器设置成方式 0 后 其输出 OUT 变低电平 装入初值后 仍保持低电平 门控 为高电平开始计数 每来一个计数脉冲 CLK 计数器的值减 1 当计数到达终点即

13、计数器的值 变为 0 时 OUT 变为高电平 在计数期间可用门控信号暂停计数 即门控为低电平时 计数暂 停 输出端 OUT 由低变高可以用来作为中断请求信号 也可作为查询信号 也可直接去控 制某个操作 如让某个开关动作 2 2 3 22 2 3 2 方式 方式 1 1 可编程单稳可编程单稳 所谓单稳 是指这样的电路 它有两种状态 但只能稳定在一种状态 在一定的外界作用 下 它能从这一种状态进入到另一种状态 但经过一定时间后 又自动恢复到原来的状态 这个时间参数一般是由外加电阻 电容的值决定的 8253 的方式 1 就是模拟单稳电路 其处 于非稳定状态的时间可通过程序进行设置 一旦 8253 的

14、某计数器被设置成方式 1 后 其 OUT 变高电平 装入初值后 仍保持高电平 等待门控上升沿到来 门控为电平高后的第一个 CLK 下降沿时 0UT 变低电平 初值又被重新装 入一次 并开始计数 每来一个计数脉冲 计数器的值减 1 当减到 0 时 OUT 变高电平 此后 门控的上升沿可再次启动此过程 门控上升沿的到来使得 OUT 开始输出负脉冲 这种现象叫触 发 其宽度为 CLK 的周期乘以预置值 如果在负脉冲期间 即计数未到达终点 GATE 再来一 个上升沿 则再次赋初值 重新开始计数 2 2 3 32 2 3 3 方式方式 2 2 分频脉冲发生器分频脉冲发生器 分频器分频器 方式 2 用来对

15、输入脉冲 即计数脉冲 CLK N 分频 N 为预置的初值 在输出信号周期中低 电平的时间为一个 CLK 周期 设置此方式后 OUT 变高电平 装入初值后便自动开始计数 减到 1 时 OUT 变低电平 经 过一个 CLK 周期 OUT 恢复高电平 且计数器又自动装入初值 重新开始计数 如此循环下去 如图 6 23 所示是工作在方式 2 的示意图 在上述过程中 GATE 应一直保持高电平 若 GATE 变 低电平将禁止计数 并使输出为高电平 在 GATE 再次变高电平时 计数器将重新装入预置的 初值 并开始计数 2 2 3 42 2 3 4 方式方式 3 3 方波发生器方波发生器 方式 3 类似于

16、方式 2 输出是周期性的 不同的是方式 3 输出方波 如果预置的初值 N 为偶数 则输出周期中高电平和低电平的宽度相等 如果 N 为奇数 则输出周期中高电平比低电平多一 个 CLK 周期的时间 当 N 相当大时 也可认为是方波 当然 一般采用方式 3 时 置初值为偶 数 设置成方式 3 后 OUT 变高电平 装入初值后便自动开始计数 如初值为偶数 每个 CLK 使 计数器减 2 计到终点改变电平 如初值为奇数 则输出为高电平时第一个 CLK 使计数器减 1 随后每个 CLK 使计数器减 2 输出为低电平时第一个 CLK 使计数器减 3 随后每个 CLK 使计 数器减 2 每当计数到终点都会改变电平 初值又被重新装入 并开始计数 如此循环下去 如图 6 24 所示 和方式 2 一样 GATE 变低可暂停计数 2 2 3 52 2 3 5 方式方式 4 4 软件触发选通软件触发选通 设置成方式 4 后 OUT 变高电平 写入计数值后自动开始计数 所以称之为软件触发 计数 到终点输出一个 CLK 周期的低电平脉冲 GATE 变低可暂停计数 用 GATE 的上升沿可重新赋初 值 并开始计数 2