版图设计规则与DRC检查教学课件

《版图设计规则与DRC检查教学课件》由会员分享，可在线阅读，更多相关《版图设计规则与DRC检查教学课件（12页珍藏版）》请在金锄头文库上搜索。

1、版图设计规则与DRC检查教学课件 版图设计规则与DRC检查-2-一，前言二，什么是版图设计三，版图设计方法 （1）全定制版图设计 （2）半定制版图设计四，版图中层的概念和应用 （1）输入层 （2）衍生层 （3）标识层-3-五，CMOS的工艺流程六，版图设计规则七，图形的逻辑操作八，DRC命令文件的检查九，VIRTUOSO上layout的calibre检查验证接口-4-一，前言集成电路设计分为前端设计和后端设计。 前端设计有两种设计方法，一种是用硬件描述语言VHDL或者VERILOG来描述的RTL电路设计，通过EDA工具的综合得到门级逻辑电路。 另一种是手工调用电子元件，画出电路原理图，再通过s

2、pice仿真得到的schematic电路。 这两种方法形成的电路设计，实现了电子产品的电路功能。 这些用语言，符号和连线组成的电路还不能去Foundry加工成芯片产品，还必须-5-经过后端版图设计，将硬件描述语言，电路图等电路描述转换成layout的物理版图。 用这种物理版图数据制成掩膜版，才能在Foundry上加工流片。 物理版图的设计是根据Foundry厂家提供的设计规则进行版图设计的。 这些设计规则能够保证芯片加工的正确性和成品率。 本讲座就是介绍版图的设计规则及设计规则的检查。 -6-二，什么事版图设计？版图设计对IC设计来讲，就是为光刻掩摸版设计图形。 这些图形是根据电路图或者电路网

3、表来设计的。 设计完成的版图通过GDS文件格式传送给掩摸生产厂家，实现掩摸版的制备。 所以版图设计也就是把电路原理图进行图形化,也就是说没有版图设计这步电路原理图图形化的处理，FOUNDRY就没有办法生产集成电路。 -7-三，版图设计方法版图的设计目前主要有全定制版图设计和半定制版图设计两种方法。 （1）全定制版图设计以人员与机器交互是画版图。 全定制版图设计的产品像半导体存储器等通用型产品，模拟电路芯片，各种标准单元库，IO单元库，及各种模块IP库。 （2）半定制版图设计主要通过EDA软件，像Cadence的ENCOUNTER和Synopsys的ICC等工具，根据RTL综合的网表自动地调用标

4、准单元库里的单元，生成版图。 半定制版图设计目前主要对数字电路的SOC芯片。 -8-四，版图中层的概念和应用当打开一个layout单元时，首先会根据layout器出现一个层的菜单窗口，像Virtuoso的LSW和zeni的layer，如图1和图2所示。 这里的LSW或者layer里面的层，是根据建单元库时，代入的工艺文件产生的。 工艺文件里有这些层的输入。 工艺文件是Foundry提供的。 它们是根据工艺流程所用到的版二设置的层。 一般输入层分为掩膜层，辅助层，标识层。 -9-图1，Virtuoso的版图器中的输入层菜单-10-图2，zeni版图器的输入层菜单-11- （1）数据输入层定义的输

5、入层也叫原始层。 输入层是工艺文件里定义的层。 输入层里面的数据由输入的矩形，多边形，扩幅线等几何图形组成，是我们版图设计输入的数据。 （2）衍生层一些逻辑图形运算后的产生的层，是为了检查验证需要产生的层，有的衍生层也可以参与掩膜制作的生成。 （3）标识层像标识的符号，数字等，它们也是在检查验证中使用，不参与掩膜制作的生成。 -12-五，CMOS的工艺流程CMOS的单词缩写代表的是互补金属氧化物半导体（Complementary Matal-Oxide-Semiconductor），CMOS工艺一般是在衬底上做N-阱，NMOS管做在衬底上，PMOS管做在N-阱里。 这样在一块芯片上就存在PMO

6、S管和NMOS管两种管子。 正是由于有这两种MOS便可以很方便地实现数字逻辑电路，也可以搭建各种模拟电路。 CMOS主要采用平面工艺和自对准工艺。 相对TTL工艺来说要简单易实现。 图4是一个反相器的例子。 -13-图4，CMOS反相器的layout,schematic图示-14-图5是一个CMOS反相器的横向和纵向截面图。 -15-16-17-18-19-20-21-22-23-24-25-26-27-28-29-30-31-32-33-34-35-36-37-38-39-40-41-42-43-44-45-46-47-48-49-50-51-52-53-54-55-56-57-58-59-

7、60-61-62-63-64-65-66-67-68-69-70-在上述的工艺中，用到了N阱NWEll，有源区AA，多晶POLY，N+源漏注入，P+源漏注入，接触孔CT和Al等7层版，将CMOS电路的底层CMOS晶体管做成了。 这7层版，也就是我们输入的7层版图数据形成的。 这是CMOS电路的基本层，对于对于嵌入式90nm的SOC设计，掩膜层的设计至少在30层以上，45nm节点工艺的掩膜层需45层。 -71-六，版图设计规则版图设计规则一般是由Foundry厂家根据自己的工艺流程提出的一套对版图设计尺寸的要求。 它的作用是保证电路性能，易于在工艺中实现，并能取得较高的成品率。 不同的Found

8、ry厂家即使对于同一节点工艺，例如90nmCMOS逻辑工艺，由于加工的设备不同，工艺技术不同，他们的设计规则也是不一样的。 所以一个厂家的设计规则只能在同一厂家使用。 不是各个厂家的标准。 版图的设计规则一般包含下列内容，以smic0.18um logic1P6M Salicide1.8V/3.3V设计规则为例加以介绍， （1）用户指南掩膜层的介绍，如掩膜层的编号，工艺的名称，版的黑白，gds层的编号，掩膜的产生形式，注释说明等。 电路设计优化的建议-72- （2）版图规则说明一般是每一掩膜层尺寸要求的图解说明。 下面简述这些规则Nwell规则NW.1Minimum widthof an NW

9、 region0.86NW.2a Minimum space between two NW0.60regions withthe samepotential Mergeif spaceis lessthan0.6m NW.2b Minimum space betweentwo NW1.40with differentpotential-73-NW.3Minimum dimensionof anNW regionnot2.10connected tothe mostpositive powersupply PutanNWresistor inthe AAregion tominimize the

10、influence ofprocess variationon NWresistance图6，N_Well设计规则图示说明-74-图7，N-Well电阻是在没有接电位的AA区域内做的-75-其他层的一些规则AA有源区的规则AA的最小条宽0.22u AA的最小间距0.28u NW包含N+接触AA的最小间距0.12u NW到阱外N+有源去AA的最小间距0.43uGT一次Poly多晶的规则GT的最小条宽0.18u GT的最小间距0.25u GT在有源区外的出头0.22u有源区AA在GT外的最小延长0.32u-76-SNS/D注入SN的最小条宽0.44u SN的最小间距0.44u SN在NW里边与P+

11、AA的最小间距0.26u SN到P沟Poly栅的最小距离0.32u.SPS/D注入SP的最小条宽0.44u SP的最小间距0.44u SP在PW里边与N+AA的最小间距0.26u SP到N沟Poly栅的最小距离0.32u.-77-CT接触孔的规则CT的最小/最大接触孔尺寸0.22u CT作为阵列时，行和列的最小间距0.25u多晶Poly上的CT到AA的最小距离0.20u多晶Poly栅到AA上CT的最小距离0.16u.金属Metal1的设计规则M1的最小条宽0.23u M1的最小间距0.23u M1包含接触孔CT每边包含的最小尺寸0.005u M1金属线包孔的末端包孔的最小尺寸0.06u.-78

12、- （3）对特殊器件，图形画法说明。 一般是像金属保险丝，激光矫正掩膜对准，聚酰亚胺层PAD开孔，宽金属的开槽等特殊图形的画法要求进行说明。 例如宽金属开槽的设计规则SL.1Minimum slotdimension foreach metallayer2.00SL.2Minimum slotenclosure bymetal5.00SL.3a Minimumspace betweenslots2.00SL.3b Maximumspace betweenslots20.0-79-图8，宽金属开槽设计规则图示-80-七，图形的逻辑操作图形的逻辑操作是通过对已定义的层进行层间处理，这种层间处理也称

13、为布尔运算，如AND，OR，NOT等。 进行图形的逻辑操作有两个目的，一是通过逻辑操作生成器件的识别层，来做LVS验证。 另外，就是用于DRC的一些图形逻辑操作，将定义的层（操作层）运行某些逻辑的操作得到输出层，对输出层进行设计规则检查，并将出现的错误地方进行标记。 图形的逻辑操作是通过逻辑命令来实现的，操作层可以是一层，也可以是多层，输出层只能有一层。 Calibre的逻辑命令有很多，我们以常见的命令和smic0.18um CMOS工艺的规则检查文件遇到的命令来加以介绍。 -81- (1)常用的逻辑命令AND AND layer2layer3layer2和layer3为输入操作层输出两个不同

14、层次或边界间的交叠部分。 图9,AND图形逻辑操作图示-82-OR OR layer2layer3输出所有的输入层，若两层有交接的层次（边界）将会被合并成为一个新层次。 图10,OR图形逻辑操作图示-83-NOT NOTlayer1layer2输出第一层中未被第二层覆盖的部分。 也可以理解为第一层减去第二层。 有一点需要注意的是在这个命令中输入层的顺序不能搞错。 图11,NOT图形逻辑操作图示-84-2XOR XORlayer2layer3输出两层之间非公有的部分。 A=ORlayer2layer3B=ANDlayer2layer3XOR=NOT AB图12,OR图形逻辑操作图示-85- (2

15、)非常用的逻辑命令多边形拓扑命令INSIDE INSIDElayer1layer2选择完全处在第二输入层中的第一输入层。 被选图形可以内切。 图13，INSIDE图形逻辑操作图示-86-NOT INSIDENOT INSIDElayer1layer2选择不完全或不处在第二输入层中的第一输入层。 图14，NOTINSIDE图形逻辑操作图示-87-INSIDE EDGE INSIDE EDGElayer1layer2选择第一层与第二层相交的边，它是在第二层图形的里边并不包括与第二层图形相切。 图15，INSIDE图形逻辑操作图示-88-NOT INSIDE EDGE NOTINSIDEEDGElayer1layer2选择第一层与第二层相交的边，它不是在第二层图形