《EDA-数字时钟-宁波工程学院-verilog-pld》由会员分享，可在线阅读，更多相关《EDA-数字时钟-宁波工程学院-verilog-pld（58页珍藏版）》请在金锄头文库上搜索。
1、EDA 课 程 设 计 报 告设计（论文）题目： 多功能数字时钟的设计 学 院 名 称： 电子与信息工程学院 专 业： 电子科学与技术 班 级： 电科102 姓 名： 感谢我吧 学 号 哈哈 小 组 成 员： ok 指 导 教 师： 王 蔚 日期： 2013 年 12 月 18 日一、 简述二、 设计要求说明2.1设计总体要求2.2设计基本要求2.3设计提高部分要求三、 系统设计3.1整体设计方案3.2秒脉冲发生电路3.3译码显示电路3.4计时电路 3.5复位电路四、 功能模块电路设计4.1秒脉冲发生电路模块4.2 整体时钟设计模块五、 系统调试5.1 系统调试5.11消抖电路调试5.12计时
2、电路调试5.13 秒产生电路调试5.14整点报时电路调试5.15 数码显示电路调试 5.16 时校时电路调试 5.17 状态灯电路调试 5.2 管脚分配六、 参考文献七、 实验感想摘要：本次EDA课程设计利是在QuartusII软件平台上用verilog硬件语言来编程设计PLD电路，最终设计出一简单的数字时钟电路，并且将程序代码烧写到EDA试验箱进行验证。本次设计充分采用了软件编程中分层次、模块化的编程思想，同时也充分考虑到了硬件结构编程与纯软件编程的差异性，仿真与实际烧写相结合，逐步完善其逻辑、功能。本系统主要由时钟基本功能电路、闹钟电路、动态显示控制电路、分频电路，状态灯显示电路，按键电路
3、组成，实现了时分秒的计时、闹钟报时，整点报时，调整时分等功能。关键字：数字时钟 ；模块化；分层思想；硬件结构Abstract:The EDA curriculum design benefit is the software platform on QuartusII verilog hardware design language for programming PLD circuit, the final design of a simple digital clock circuit, and the EDA program code into the chamber for verif
4、ication. The full use of the software program designed hierarchically, modular programming ideas, but also give full consideration to the structure of programming and hardware differences pure software programming, simulation and actual programming combined with the gradual improvement of its logic
5、function. The system consists of a basic functional circuit clock, alarm circuits, dynamic display control circuit, divider circuit, display circuit status lights, key circuit, achieved when every minute chronograph, alarm time, the whole point of time, adjusting hours and other functions.Key word:
6、Digital clock; modular; hierarchical thinking; hardware architecture一、 简述在QuartusII软件平台上使用verilong硬件编程语言设计了简易的数字时钟，该时钟在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时、闹钟等功能。，可以完成一般的时钟任务。数字计时器的系统框图如下图所示:数字时钟系统结构框图译码显示电路脉冲发生电路计时电路报时电路校时分电路清零电路闹钟电路复用开关电路段位码选择电路数字计时器的硬件电路框图如下图所示:数码管显示控制电路（本次设计的内容）本次设计就是设计这一部分的数字逻辑控制电路轻触
7、按键（自动弹回式）蜂鸣器（报警彩铃）二、 设计要求说明（1）设计总体要求：利用QuartusII软件设计一个数字钟，对设计电路进行功能仿真，并下载到SmartSOPC实验系统中，可以完成00:00:00到23:59:59的计时功能，并在按键控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时、闹钟等功能，做到能够创新的添加自己能够实现的功能。（2）设计基本要求1进行正常的时、分、秒计时功能。2分别由六个数码管显示时、分、秒的计时。3有系统使能开关4有系统清零开关5有系统校分开关6.有系统校时开关（3）设计提高部分要求1使时钟具有整点报时功能2闹表设定功能3自己添加其他功能（4）已经完成
8、的设计完成了进行正常的时、分、秒计时功能，能够通过数码管正常显示时、分、秒的计时，能够实现闹钟的设定以及闹醒功能，同时支持整点报时。按键设计上由于试验箱上8个按键完全足够使用，不需要按键复用，大大简化了按键扫描电路的设计，具体分配如下K0是系统的清零开关K0=0正常工作，K0=1时钟清零K1是系统的使能开关K1=0正常工作，K1=1时钟保持不变K2是系统的校时开关K2=0正常工作，K2=1时钟进入校时K3是系统的闹钟设置开关K3=0正常工作，K3=1时钟进入闹钟设置K4是系统的时 （单位）加按键K4=0正常工作，K4=1时钟时加一K5是系统的分 （单位）加开关K5=0正常工作，K5=1时钟分加
9、一三、 系统设计3.1整体设计方案多功能数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分基本电路组成的，其中控制电路按照设计要求可以由校时电路、清零电路、报时电路和闹钟设计电路等组成。多功能数字钟控制器的系统框图如下图所示：多功能数字钟控制器系统结构图译码显示电路脉冲发生电路计时电路报时电路校对电路清零电路闹钟电路控制电路原则确定的思路：首先需要考虑到的是此次设计要实现的功能有：正常的计时、保持、清零、校时、校分以及整点报时功能；闹铃功能，从使用者的角度来看闹铃需要设定相应的校分、校时功能； 其次需考虑控制电路的设计有以下一些要求：1. 考虑到有8个按键，按键数量完全能够满足本系统设计要求，不采用按键复用技术，简化编程步骤，方便使用者的操作，不易出错具有便捷的特点2. 按键的干扰，充分考虑完善按键消抖的过程，防止误操作3. 闹钟设定模块、正常时钟模块的切换不影响时钟的正常计时；3.2整体设计算法流程开始模式判断处理按键，执行操作3.3译码显示模块一般的显示分为两种，即静态显示与动态显示；所谓静态显示，即每一个数码管由单独的七段显示译码器驱动，如要显示N位字符，必须用N个七段显示译
